アナログ集積回路自動合成のための計算機援用システム

1996 Fiscal Year Annual Research Report

• Project/Area Number: 07455158
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 藤井 信生 東京工業大学, 工学部, 教授 (00016601)
• Co-Investigator(Kenkyū-buntansha): 高窪 かをり 東京工業大学, 工学部, 助手 (40282834) ; 高木 茂孝 東京工業大学, 工学部, 助教授 (10187932) ; 西原 明法 東京工業大学, 教育工学開発センター, 教授 (90114884)
• Keywords: 連続時間系フィルタ / 自動合成 / 積分器

Research Abstract

近年,様々な機能を同一チップ上に集積化できるアナログ・ディジタル混載集積集積回路の重要性が増加している.一般にディジタル回路との整合性を取るために,アナログ回路もCMOSプロセスにより実現されることが望まれる.
このような背景から本研究では,今年度は特にCMOSプロセスを用いたフィルタの特性改善を目標に研究を行った.例えば,ハードディスクドライブ用フィルタとして重要な定遅延フィルタの寄生素子による特性の劣化を最小化する手法の提案,冗長性を省き,MOSFET数を削減する等により,MOSFET-Cフィルタのチップ占有面積を低減するための手法の提案,さらに,同一特性の積分器構成フィルタにおいてフィードバックパスを適宜選択することにより寄生素子による特性劣化の影響を低減する手法を提案した.これらの手法は,いずれも計算機による自動合成に適した手法である.また,最後の2個の提案手法は,従来の構成法の冗長性を利用しているため,他の消費電力やダイナミックレンジなどの他の特性の劣化を伴わず、チップ面積や寄生素子の影響が低減することができる。
さらに今年度は,アナログ・ディジタル混載システムを効率良く解析するためにシステムレベルシミュレータの開発も行った.提案のシステムレベルシミュレータは,デバイスレベルからシステムレベルまでの混在,アナログ信号やディジタル信号の混在を許し,様々なシステムの解析に有効である.また,本シミュレータはオブジェクト指向の考え方に基づき構成され,解析速度を保ったまま,容易にシステムの拡張が可能となっている.

Research Products

• [Publications] 和田,高木,藤井: "低群遅延感度を有する集積化連続時間系フィルタの一構成法" 電気学会電子回路研究会資料. ECT-96-29. 1-10 (1996)
• [Publications] 高木茂孝ら: "MOSFET-Cフィルタにおけるチップ面積の一低減法" 電気学会電子・情報・システム部門大会講演論文集. 7-12 (1996)
• [Publications] 和田,高木,藤井: "寄生素子による特性劣化を低減したフィルタの構成法" 電気学会電子回路研究会資料. ECT-96-64. 43-51 (1996)
• [Publications] 浦,高木,藤井: "イベント駆動に基づく高速なシステムレベルシミュレータ" 電気学会電子回路研究会資料. ECT-97-18. 19-24 (1997)