アナログ集積回路自動合成のための計算機援用システム

1997 Fiscal Year Annual Research Report

• Project/Area Number: 07455158
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 藤井 信生 東京工業大学, 工学部, 教授 (00016601)
• Co-Investigator(Kenkyū-buntansha): 高窪 かをり 東京工業大学, 工学部, 助手 (40282834) ; 高木 茂孝 東京工業大学, 工学部, 助教授 (10187932) ; 西原 明法 東京工業大学, 教育工学開発センター, 教授 (90114884)
• Keywords: シミュレータ / フィルタ / 積分器 / ボルテージホロワ / 自動合成

Research Abstract

アナログ・ディジタル混載集積回路は,アナログ回路の利点とディジタル回路の利点を享受できる,将来有望なシステムLSIである.このアナログ・ディジタル混載集積回路では,ディジタル回路との整合性から,アナログ回路もCMOSプロセスによる実現が望まれている.
このような背景から,本研究の一環として,システムLSIを効率良く開発するために,デバイスレベルの記述からシステムレベルまでの記述を許容するシステムレベルシミュレータの開発している.特に,今年度は,シミュレーション時間の短縮を行うため,DC解析手法やAC解析手法の高速化について検討している.次に,高性能フィルタを実現するために,寄生容量の影響の少ないや雑音の小さい積分器構成フィルタの構造を導出する手法を提案し,シミュレーションにより提案手法の有効性を確認している.また,積分器構成フィルタの基本構成要素である積分器を,非飽和領域で動作するMOSFETを用いて実現する手法も提案している.この手法では,MOSFETの数は増加するものの,広いチップ面積を占有する容量の数を従来よりも低減することができるという特徴を有している.また,アナログ回路の基本構成要素であるボルテージホロワの消費電力を低減するための手法も提案している.
これらの手法や,前年度までに提案してきた手法を統合することにより,CMOSプロセスを用いて高性能の積分器構成フィルタを効率よく実現することができ,自動合成も可能と考えられる.フィルタはアナログ回路で要求される様々な機能を含んでいるため,フィルタ以外のアナログ回路への適用も期待できる.

Research Products

• [Publications] 浦、高木、藤井: "イベント駆動に基づくシステムレベルシミュレータ" 電気学会 電子・情報・システム部門誌. 117-C・8. 1043-1052 (1997)
• [Publications] 高窪ら: "電流源を共用したデプリーション形MOSボルテージホロワ" 電子情報通信学会論文誌. J80-C-II・10. 354-355 (1997)
• [Publications] K.Wada et al.: "Reduction in characteristic deviation due to parasitic elments on antinueus-time filters using integrators" 電子情報通信学会論文誌. (採録決定).
• [Publications] K.Wada et.al.: "Reduction in Element Value Spreads on Integnator-Based Filters" 電気学会 電子回路研究会資料. ECT-97-33. 7-12 (1997)
• [Publications] S.Takagi et.al.: "Generalized MRC" Proceedings of ISCAS′97. I. 221-224 (1997)
• [Publications] 和田、高木、藤井: "雑音が小さい積分器構成フィルタの設計" 電気学会電子回路研究会資料. ECT-98-13. 13-18 (1998)