1995 Fiscal Year Annual Research Report
| Project/Area Number |
07458052
|
|---|
| Research Category |
Grant-in-Aid for General Scientific Research (B)
|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
田中 英彦 東京大学, 大学院・工学系研究科, 教授 (60011102)
|
|---|
| Keywords | 大規模データパスプロセッサ / 分岐予測 / 並列度 / タイム管理モジュール / 処理ステップオ-ガナイザ / マッピングモジュール / データフロー変換 / メモリアロケイタ |
|---|
| Research Abstract |
大規模データパスプロセッサの概念設計を行なうため、機能レベルシミュレータを作成し、機能モジュールの性能を3方向から検討した。
1.処理ステップの構成に際しての障害となる分岐命令の制御を効率良く行なうために、分岐予測機構の改善を検討した。分岐命令の特性を調査することで分岐予測機構の強化方法を検討し、さらに分岐条件の決定に関わるデータフローを解析することで、高性能で明示的な分岐制御が可能となることを示した。さらに、このような制御を行うためのハードウェア機構についての検討を行なった。
2.データフローグラフ変換を用いプログラム全体からできる限りの並列度を抽出し、その上で各処理要素にかかる処理時間を設定することでタイム管理モジュールの作成を行なった。その結果、プログラムには多くの並列度存在すること、データフローグラフの複雑さから処理ステップオ-ガナイザによる最適化の必要性、が確かめられた。
3.データフロー変換にて優先度を付けられたデータをメモリシステム上の各階層に動的にデータを配置し、効率的なメモリアクセスを可能とするためのメモリアロケイタの作成を行なった。
平成8年度には、これらの結果を踏まえたタイム管理モジュール、処理ステップオ-ガナイザ、マッピングモジュール、各機能ブロックの仕様を決定し、詳細なゲートレベルの設計を行なう。
|
