内部構造が可変な汎用コプロセッサシステムおよびその最適化コンパイラに関する研究

1997 Fiscal Year Annual Research Report

• Project/Area Number: 07458060
• Research Institution: Nara Institute of Science and Technology
• Principal Investigator: 渡邉 勝正 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (60026078)
• Co-Investigator(Kenkyū-buntansha): 高木 一義 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (70273844) ; 國島 丈生 岡山県立大学, 情報工学部, 助手 (20263436) ; 木村 晋二 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (20183303)
• Keywords: ハードウェア / ソフトウェアコデザイン / ハードウェア / ソフトウェア協調動作 / 高位合成 / 再構成可能システム / ハードウェアアクセラレータ / FPGA / 汎用コブロセッサ / Cコンパイラ

Research Abstract

本研究では、任意の回路を実現でき、計算機の主プロセッサと協調動作できる汎用コプロセッサ(General Purpose Coprocessor,GPCP)のハードウェア、協調動作手法、およびその上で実行するハードウェアモジュールの自動生成に関する研究を行なった。平成7年度は、主として汎用コプロセッサの構成に関する研究として、SunワークステーションのSBusに結合して動作する汎用コプロセッサGPCP-SSを実現し、評価を行なった。ついで平成8年度はGPCP-SS上で動作するハードウェアモジュールの自動生成法に関する研究を主に行なった。さらに平成9年度は、C言語のプログラムからの協調設計環境の整備、ハードウェアモジュールの最適化能力の向上に関する研究、および実際の応用に対する協調設計・動作システムの評価を行った。さらに汎用コプロセッサシステムにおけるハードウェア資源の管理法式に関する検討を行い、再構成可能なハードウェアのためのオペレーティングシステムの研究を行った。協調設計環境に関しては、Cのプログラムに含まれる関数の実現手法の自動判定について研究を行った。ハードウェアモジュールの最適化については、変数のビット幅を自動的に縮める能力の向上、ビットレベル演算機能のまとめあげに基づく実行クロック数の最小化法の導入、待ち状態を用いた演算のタイミング保証手法の導入などを行った。また待ち状態を用いた手法に関連して、待ち状態で保護された経路を除いて最長タイミング経路を検出する手法を提案した。実際の応用に関しては、構文解析など同じ入力について複数の比較を行う場合や、グラフィックスの応用のようにビットレベルの演算を含む場合について協調設計・動作を行い、高速化への汎用コプロセッサの有効性を確認した。

Research Products

• [Publications] 伊藤康史, 木村晋二, 渡邉勝正: "可変ハードウェアを有する計算機システムにおけるハードウェア資源の管理について" 電子情報通信学会 VLD研究会. VLD97-101(CPSY97-89). 9-14 (1997)
• [Publications] 中村一博, 木村晋二, 高木一義, 渡邉勝正: "順序回路の待ち状態に起因するフォールスパスの解析手法" 電子情報通信学会 VLD研究会. (1998)
• [Publications] 中村一博, 木村晋二, 高木一義, 渡邉勝正: "順序回路の待ち状態に起因するフォールスパスの解析とそれを用いたタイミング検証" 電子情報通信学会 総合大会. A-3-8. (1998)