1995 Fiscal Year Annual Research Report
マイクロ・プロセッサのアーキテクチャ設計教育環境の試作
| Project/Area Number |
07558038
|
|---|
| Research Category |
Grant-in-Aid for Developmental Scientific Research (B)
|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
今井 正治 豊橋技術科学大学, 工学部, 教授 (50126926)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
引地 信之 (株)SRA技術本部, 先端技術開発部, 課長
木村 勉 豊田工業高等専門学校, 情報工学科, 助手 (80225044)
佐藤 淳 鶴岡工業高等専門学校, 電気工学科, 講師 (10235351)
塩見 彰睦 豊橋技術科学大学, 工学部, 助手 (60242921)
|
|---|
| Keywords | アーキテクチャ設計教育 / アーキテクチャ・モデル / 設計支援環境 / GUI |
|---|
| Research Abstract |
平成7年度は,次の項目について研究を行なった.
(1)設計対象とするマイクロ・プロセッサのアーキテクチャ・モデルの範囲,アーキテクチャの記述方法および入力方法について検討を行なった.また,アーキテクチャの記述の検証系についても検討を行なった.
(2)与えられたアーキテクチャ記述および応用プログラム(ベンチマーク・プログラム)から,論理合成後のハードウェアのゲート数,性能,消費電力などを予測する方法について検討を行なった.
(3)上記(1)のアーキテクチャ・モデルの記述から,ハードウェアの論理合成可能なHDL記述を生成する方法について検討を行なった.
(4)上記(1)のアーキテクチャ・モデルの記述から,コンパイラ,アセンブラ,命令レベルのソフトウェア・シミュレータを生成する方法について検討を行なった
(5)本システムで生成されるマイクロ・プロセッサを,フィールド・プログラマブル・ゲートアレイ(FPGA)を用いて実装し,その性能評価が短時間で行なえる環境を構築しつつある.
本年度は特に上記(1)を中心に研究を行ない,アーキテクチャ・モデルの記述方法について検討した.その結果,設計の効率化を考慮してアーキテクチャ,リソース,命令仕様の形式で記述することとした.また,この形式に基づいてアーキテクチャ・モデルの入力を行うためのGUI(Graphical User Interface)を試作し,評価を行った.
|
Research Products
(6 results)
-
[Publications] 塩見彰睦,今井正治,片岡健二,青山義弘,佐藤淳,引地信之: "ASIP設計用コデザインワークベンチPEAS-IIIの提案" 情報処理学会 設計自動化. 76-10. 73-80 (1995)
-
[Publications] 片岡健二,塩見彰睦,今井正治,青山義弘,佐藤淳,引地信之: "ASIP設計用ワークベンチPEAS-IIIの実現方法についての考察" 電子情報通信学会技術研究報告書. Vol.95 No.421. 31-36 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N.Hikichi: "An Instruction Set Optimization Algorithm for Pipelined ASIPs" IEICE Trans.on Fundamentals of Electronics,Commmunications and Computer Sciences. E78-A No.12. 1707-1714 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N.Hikichi: "A Hardware/Software Codesign Method for Pipelined Instruction Set Processor Using Adaptive Database" Proc.of the Asia South Pacific Design Automation Conference(ASP-DAC'95). 81-86 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N.Hikichi: "A Hardware/Software Partitioning Algorithm for Pipelined Instruction Set Processor" Proc.of the European Design Automation Conference(EURO-DAC'95). 176-181 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N.Hikichi: "A Hardware/Software Partitioning Algorithm for Designing Pipelined ASIPs with Least Gate Counts" Proc.of the 33rd Design Automation Conference(DAC'96). (Accepted). (1996)
