1995 Fiscal Year Annual Research Report
機能メモリ型並列プロセッサを用いた計算機システムの開発
| Project/Area Number |
07558039
|
|---|
| Research Category |
Grant-in-Aid for Developmental Scientific Research (B)
|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
田丸 啓吉 京都大学, 工学研究科, 教授 (10127102)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
吉田 豊彦 三菱電機, システムLSI開発研究所, 主事
小林 和淑 京都大学, 工学研究科, 助手 (70252476)
MOSHNYAGA V 京都大学, 工学研究科, 講師 (40243050)
小野寺 秀俊 京都大学, 工学研究科, 助教授 (80160927)
|
|---|
| Keywords | FMPP / 機能メモリ / 超並列処理 / 光通信 / 高速バス |
|---|
| Research Abstract |
本研究では,これまでの研究結果を踏まえて,現有の1kbit FMPP LSIを核とした計算機システムを構築することを目的とする.本計算機システムは,1.FMPPを複数個搭載したプロセッサボード,2.プロセッサボードを使用するホスト計算機,3.ホスト計算機からプロセッサボードを制御するために用いるソフトウエアの3要素から構成される.
初年度は,プロセッサボードを実現するための基幹要素技術であるアーキテクチャの検討,ハイブリッド通信のための光通信と電子通信のインターフェース方式の検討を行なった.考案手法の有効性を計算機実験により検証し,プロセッサボードの設計を行なうためのワークステーションを導入した.
・複数個のFMPPを効率的に利用できるプロセッサボードアーキテクチャおよびその制御方式の検討
ここでは,複数個のFMPPを同時に動作させるための効率的なプロセッサボードアーキテクチャの検討を行なった.試作チップの制御をどの程度までプロセッサボード内部で行なうかを検討することで,プロセッサボードとホスト計算機の適切な負荷分担を行なった.PLDを利用した高速かつ柔軟な制御方式の検討も行なった.(小野寺,Moshnyaga,吉田)
・光通信と電子通信のインターフェース方式の検討
FMPP LSIを含めたボードに用いられる電子回路部品には直接光信号を取り扱うことが出来ないために,ボード上に光と電子のインターフェースを実装しなければならない.その光通信インタフェースの実装法およびインタフェース自体の回路構成の検討を行なった.(小林,吉田)
|
-
[Publications] K. Tamaru: "High Speed Merged Array Multiplication" J. of VLSI Signal Processing. 10. 41-52 (1995)
-
[Publications] K. Kobayashi: "A Bit-Parallel Block-Parallel Functional Memory Type Parallel Processor LSI for Fast Addition and Multiplication" 1995 Symposium on VLSI Circuits, Digest of Technical Papers. 1. 61-62 (1995)
-
[Publications] V. G. Moshnyaga: "A Scheduling Algorithm for Synthesis of Bus-Partitioned Architectures" Proc. of the ASP-DAC'95/CHDL'95/VLSI'95. 373-377 (1995)
-
[Publications] H. Onodera: "An Iterative Gate Sizing Approach with Accurate Delay Evaluation" Proc. of ICCAD'95. 422-427 (1995)
