1996 Fiscal Year Annual Research Report
| Project/Area Number |
07558156
|
|---|
| Research Institution | Kyoto Institute of Technology |
|---|
Principal Investigator |
柴山 潔 京都工芸繊維大学, 工芸学部, 教授 (70127091)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
中田 登志之 日本電気(株), C&Cシステム研究所, 研究部長
小柳 滋 (株)東芝, 研究開発センター, 研究主幹
平田 博章 京都工芸繊維大学, 工芸学部, 助手 (90273549)
新實 治男 京都工芸繊維大学, 工芸学部, 助教授 (40144331)
|
|---|
| Keywords | 超並列計算機 / プロセッサコア / 要素プロセッサ / スレッドアーキテクチャ / メッセージ駆動 / プロセッサアーキテクチャ |
|---|
| Research Abstract |
(1) プロセッサコアの超並列計算機アーキテクチャ設計への適用・評価:今年度は、平成7年度に方式設計したプロセッサコアを主要部品とする超並列計算機のハードウェア/ソフトウェア・トレードオフすなわちアーキテクチャについて種々検討した。特に、超並列計算機システムにおける負荷分散制御の各種の方式について、メッセージ駆動スレッドアーキテクチャとの親和性を考察した。具体的には、スレッドスケジューリングの階層化方式や、オブジェクト指向パラダイムなどを導入することによって、効率のよい負荷分散制御が可能であることを示した。また、このプロセッサコアを相互に接続して超並列計算機を構築する上で、種々の特長を備えた新しい相互結合網の提案を行い、その評価を行った。
(2) 超並列計算機用プロセッサコアの論理設計:平成7年度の抽出したメモリ/通信機能のそれぞれを統合したプロセッサコアアーキテクチャについて、上記(1)で得られた種々の知見をもとに、さらに評価・検討を加え、その論理設計を行った。ここでは、簡潔性と均質性を最重要視し、各種の要素プロセッサ機能を簡素化/統合化することによって、従来の各機能を個別部品として組み合わせてシステムを構成する際に生じていたオーバヘッドを減少させることができた。
(3) 超並列計算機用プロセッサコアの実装:(2)で論理設計した超並列計算機用プロセッサコアの一部をFPGA素子上に実装する前段階としてのハードウェア記述言語による論理シミュレーションを行った。また、複数のFPGA素子を組み合わせるために、各素子の実装可能ゲート数および入出力ピン数の制限を考慮した、最適な論理分割を行うための検討を行った。
|
-
[Publications] 天津 克秀: "分散メモリ型並列計算機向き階層化スレッドスケジューリング方式" 電子情報通信学会論文誌D-I. (掲載予定). (1997)
-
[Publications] 布目 淳: "多重階層化負荷管理方式による超並列計算機向き動的負荷分散" 電子情報通信学会技術研究報告. CPSY96-30. 13-18 (1996)
-
[Publications] 西野 秀昭: "並列オブジェクト指向システムにおけるオブジェクト管理方式" 電子情報通信学会技術研究報告. CPSY96-40. 7-12 (1996)
-
[Publications] 下村 武: "超並列計算機向き相互結合網HXB/b-HCの提案" 電子情報通信学会技術研究報告. CPSY96-50. 23-30 (1996)
-
[Publications] 山村 周史: "並列処理によるMPEGエンコーダの高速化" 電子情報通信学会技術研究報告. CPSY96-64. 55-62 (1996)
-
[Publications] 柴田 幸茂: "メッセージ駆動スレッド方式による要素プロセッサアーキテクチャMDT-1" 情報処理学会研究報告. 96-ARC-119. 233-238 (1996)
-
[Publications] 柴山 潔: "コンピュータアーキテクチャ" オーム社, 398 (1997)
