PHENIX実験のミューオン飛跡検出器用ドリフト時間測定回路の開発

1995 Fiscal Year Annual Research Report

• Project/Area Number: 07640387
• Research Institution: Tokyo University of Agriculture and Technology
• Principal Investigator: 江村 恒夫 東京農工大学, 工学部, 助教授 (40015053)
• Co-Investigator(Kenkyū-buntansha): 新井 康夫 高エネルギー物理学研究所, 物理部, 助手 (90167990)
• Keywords: TDC / タイム・メモリ・セル / VLSICMOSチップ / Complex PLD / 超大型粒子検出器 / VME準拠

Research Abstract

PHENIX(BNL)のような超大型粒子検出器で使用できる高精度時間測定回路(TDC)の開発研究をした。低消費電力、不感時間無し、1ナノ秒以下の時間分解能で、数十万チャンネル分の信号読み出しができることが要求された。100〜200ミクロンの精度でミューオンの飛跡を測定するため、最小1ナノ秒の時間測定ができるこも要求された。
新井は、新しい原理で作動する時間-数値変換回路のVLSI CMOSチップを考案した。タイム・メモリ・セル(TMC)とよばれている。これは数年前から開発されており、上記条件をすべて満たすVLSIチップである。
本研究では第3世代目の改良版のTMCチップを使って32チャンネルのTDCモジュールを設計・試作した。260mm x 160mmのVME6U規格の6層基板に実装された。プログラマブル論理デバイス(ComplexPLD)を使用して、複雑な制御回路の高密度実装を試みた。この論理デバイスは誤りが発見されても、実装したままで修正できるので、設計・製作に大きな時間短縮ができた。どんな時間測定環境にも使用できるように、デジタルシグナルプロセッサー(DSP)を使って高度にプログラマブルなTDC回路を実現した。
量子化ステップ0.78ナノ秒/ビット、測定可能な最大時間3.2マイクロ秒そして時間分解能370ピコ秒の32チャンネルTDCモジュールを作った。外部からのアクセスはVME準拠のデータバスによって行なえる。本研究で開発されたTDCモジュールが20台CERNにATLAS検出器の準備実験のために出荷されることになった。

Research Products

• [Publications] Yasuo Arai: "A Time Digitizer CMOS Gate-Array with a 250ps Time Resolution" IEEE JOURNAL of SOLID-STATE CIRCUITS. 31. (1996)
• [Publications] Hideki Sirasu: "A VME 32ch Pipeline TDC Module with TMC LSIs" KEK Preprint. 95-143. (1995)
• [Publications] yasuo Arai: "Time Memory Cell VLSI and a High-Speed Serial Interface" KEK Preprint. 95-111. (1995)