1995 Fiscal Year Annual Research Report
マイクロ・プロセッサのアーキテクチャ・レベルでの最適化手法に関する研究
| Project/Area Number |
07680353
|
|---|
| Research Category |
Grant-in-Aid for General Scientific Research (C)
|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
今井 正治 豊橋技術科学大学, 工学部, 教授 (50126926)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
塩見 彰睦 豊橋技術科学大学, 工学部, 助手 (60242921)
|
|---|
| Keywords | ASIP / パイプライン・アーキテクチャ / 機能分割 / 最適化設計 / PEAS-I |
|---|
| Research Abstract |
平成7年度は,次の項目について研究を行なった.
(1)パイプライン方式のプロセッサでレジスタ数を固定した場合のゲート数最小化問題(制約条件は実行サイクル数および消費電力)の定式化とアルゴリズムの拡張を行なった.この研究項目ではまず,応用プログラムの目的コードの基本ブロックの実行サイクル数をパイプラインハザードを考慮して見積もる方法について検討を行なった.次に,ソフトウェアで実現される機能の実行サイクル数を見積もる方法を開発し,見積り誤差を大幅に削減するアルゴリズムを開発した.さらに,ゲート数最小化問題の定式化を行ない,その問題を効率良く解くことができるアルゴリズムを開発した.
(2)パイプライン方式のプロセッサでレジスタ数を可変(最適化の対象)にした場合の実行サイクル数最小化問題の定式化について検討を行なった.この研究項目ではは,まずプログラム内で使用される変数及び作業用の変数のワーキングセットを調べるプログラムを作成し,レジスタ割り付けの方法の検討を行なった.この情報に基づいて,レジスタ上に確保できなかった変数のメモリからの読み出し回数および書き込み回数を推定する方法について検討を行なった.
上記(1)で開発したアルゴリズムの効果,効率を調べるための実験を行なった結果,パイプラインCPUに対してもゲート数最小化問題が効率良く解けることが知られた.また,ソフトウェアで実現される機能の実行サイクル数をパイプライン・ハザードを考慮して見積もる方法の効果を調べる実験を行なった結果,従来20%であった見積り誤差を,2%に削減することができた.
|
Research Products
(6 results)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N. Hikichi: "An Instruction Set Optimization Algorithm for Pipelined ASIPs" IEICE Trans.on Fundamentals of Electronics,Commmunications and Computer Sciences. E78-A No.12. 1707-1714 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N. Hikichi: "A Hardware/Software Codesign Method for Pipelined Instruction Set Processor Using Adaptive Database" Proc.of the Asia South Pacific Design Automation Conference(ASP-DAC'95). 81-86 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N. Hikichi: "A Hardware/Software Partitioning Algorithm for Pipelined Instruction Set Processor" Proc.of the European Design Automation Conference(EURO-DAC'95). 176-181 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N. Hikichi: "Optimal Instruction Set Design through Accurate Execution Cycle Estimation of Software Modules" Proc.of the 8th Karuizawa Workshop on Circuits and System. 79-84 (1995)
-
[Publications] N.N.Binh,M.Imai,A.Shiomi and N. Hikichi: "A Hardware/Software Partitioning Algorithm for Designing Pipelined ASIPs with Least Gate Counts" Proc.of the 33rd Design Automation Conference(DAC'96). (Accepted). (1996)
-
[Publications] N.N.Binh,M.Imai and A.Shiomi: "Gate Count Optimization Algorithm for Pipelined ASIPs under Execution Cycle and Power Consumption Constraints" Proc.of the 9th Karuizawa Workshop on Circuits and System. (Accepted). (1996)
