Eb/No-BER設計に基づく超低消費電力シリコン集積回路

1997 Fiscal Year Annual Research Report

• Project/Area Number: 08405027
• Research Institution: Tohoku University
• Principal Investigator: 益 一哉 東北大学, 電気通信研究所, 助教授 (20157192)
• Co-Investigator(Kenkyū-buntansha): 横山 道央 東北大学, 電気通信研究所, 助手 (40261573) ; 坪内 和夫 東北大学, 電気通信研究所, 教授 (30006283)
• Keywords: Eb / No-BER特性 / 超低消費電力設計 / CMOS集積回路 / クロストーク

Research Abstract

本研究は通信の分野でシステムの性能評価に用いる「Eb/No-BER特性」を,新たにCMOS等のシリコンデバイス、及び極微細素子への拡張を目指し、真の超低消費電力デバイス開発の指針造りを目指す。
平成9年度は以下の研究を行なった。
(1)CMOS基本回路のEb/No-BER特性評価:通信の分野でのシステム性能の指標となるEb/No-BER特性をCMOS回路に導入し、基本的なCMOSテスト回路を設計・試作し,Eb/No-BER特性を測定した。CMOS回路においてもEb/No-BER曲線が理論曲線に従う事を確認した。また,Eb/No-BER特性を用いて,システム側からの要求という観点から電源電圧の下限値を求める方法を新たに提案し,ノイズとして熱雑音環境下のみを仮定した場合,次世代,次々世代ゲート長MOSデバイスにおける最低電源電圧をEb/No-BER特性から算出した。
(2)極微細・超低消費電力デバイスとして着目されている、単電子トランジスタ(SET)素子について「Eb/No-BER特性」が適用できる事をシュミレーション解析により示した。さらに、SET動作における本質となる単一電子トンネリン現象の実現には、周辺浮遊容量の考察も必要であるとの見解から、動作温度、素子寸法に関する設計指針を提案し、Eb/No-BER特性とあわせて超低消費電力デバイスの設計指針としての基礎を築いた。
以上,本研究は計画に沿って進展しており,「Eb/N0-BER特性」に基づく超低消費電力ULSIの開発の見通しは立っている。

Research Products

• [Publications] K.Masu: "Concept of Dimensional Scaling in SET Circuits" 3^<rd>lnt.Workshop on Quantum Functional Devices(QFD′97). WeS24 (1997)
• [Publications] 島野 哲: "シングルエレクトロン素子動作における浮遊容量の影響" 第58回応用物理学会学術講演会予稿集. 58. (1997)
• [Publications] 島野 哲: "浮遊容量を考慮したSET回路レイアウト" 第45回応用物理学関係連合講演会予稿集. 45(発表予定). (1997)