1997 Fiscal Year Annual Research Report
| Project/Area Number |
08455032
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
神谷 武志 東京大学, 大学院・工学系研究科, 教授 (70010791)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小館 香椎子 日本女子大学, 理学部, 教授 (20060668)
土屋 昌弘 東京大学, 大学院・工学系研究科, 助教授 (50183869)
|
|---|
| Keywords | 半導体レーザー / 光ファイバー / フェムト秒 / 光パルス / 光通信 / 光電子集積回路 / 微小光学 / 光スイッチング |
|---|
| Research Abstract |
光情報通信技術は基幹伝送系にも末端利用者に供するアクセス系にも必要であり、特に両者を結ぶ新技術の開拓が要望されている。高速ディジタル通信においては光素子を駆動する高速電子回路の負担が大きくなり、アクセス系での使用には価格、消費電力の双方において不満足である。これを解消する方法として超短光パルス技術とシリコン集積回路技術をつなぐ新しいインターフェース技術を構想した。超短パルス光のスペクトルはひろがるから、波長分割多重に有利であり、これを安価なCMOS回路で駆動すれは経済性も有利となるはずである。このための要素研究として(1)コンパクト超短パルス半導体レーザシステム(圧縮器を含む)の開発;(2)フォトダイオード列を含む信号変換用CMOS-OEICの設計。
前者については分散特性の異なる5種類のファイバとエルビウムドープファイバ増幅器2段を用いることによって圧縮比500を得た。自己相関トレースの半値全幅が100fs,時間軸でのパルス幅推定値で65fsが得られた。これは半導体レーザを主発振器とするパルス光源としては世界最短である。
多数の光チャンネルを同時に受けることの出来る受光OEICの開発が望まれる。われわれはCMOS作製工程と整合性のより構造として標準の積層構造pin PDと異なる横形pin PDを設計し、外部に委託して試作を行った。また多チャンネルの入力の間に存在するクロックキューを補償するラッチ回路を設計し、試作した。これらについて基礎測定を行い、基礎動作を確認した。
|
