完全自己整合メタライゼーション超高速CMOSの研究

1997 Fiscal Year Annual Research Report

• Project/Area Number: 08455157
• Research Institution: Tohoku University
• Principal Investigator: 横山 道央 東北大学, 電気通信研究所, 助手 (40261573)
• Co-Investigator(Kenkyū-buntansha): 益 一哉 東北大学, 電気通信研究所, 助教授 (20157192) ; 坪内 和夫 東北大学, 電気通信研究所, 教授 (30006283)
• Keywords: 自己整合 / メタライゼーション / 選択AICVD / 寄生抵抗 / シリサイド / TiNバリア / プラズマ窒化 / MOSFET

Research Abstract

本研究では,単体MOSデバイスの寄生抵抗低減プロセス技術として、個別の選択A1-CVD技術・瞬時加熱型熱処理(RTA)技術を統合した「完全自己整合メタライゼーション技術」を確立し、0.1um超高速MOSデバイス作製の基礎を築く。平成9年度において、以下の研究を行った。
(1)低温プラズマによる自己整合シリサイド/バリア形成技術:高速微細MOSデバイスにおけるコンタクト抵抗低減のため、TiSi2を用いてゲート・ソース/ドレイン上で自己整合的にシリサイド化を行うTiサリサイド技術を確立し,さらにA1/Siの相互拡散を仰えるアモルファスバリア層(TiSiN層)を,窒素プラズマによるシリサイド表面窒化により自己整合的に形成する方法を確立した。また、バリア膜の組成、構造等を解折し、厚さ約10nmの極薄アモルファスバリア層が形成されている事を確認した。
(2)選択A1-CVD技術:TiSiNバリア形成後,引き続き同一チャンバー内で選択A1CVDを行う事により,Si/TiSi2/TiSiN/A1構造を実現した。バリア形成後,真空を破る事なく,連続的にCVD-A1堆積が可能となった為,下地膜表面自然酸化膜の影響のない極薄且つ平坦なA1膜の堆積が実現できる事を確認した。
(3)完全自己整合メタライゼーションMOSFETにおける寄生抵抗低減の効果をシミュレーションにより解析し、特に、電流駆動力を要する高周波シリコンアナログ素子において、選択CVD-A1を用いる事で従来構造デバイスに比較して数倍の高周波特性改善効果がある事を確認した。以上,本研究は計画に沿って進展しており,「完全自己整合メタライゼーション技術」確立の見通しは立っている。

Research Products

• [Publications] M.Yokoyama: "Reduction of Parasitic Resistances in Wide-Gate Fully-Self-Aligned-Metalization(FSAM) MOSFET" Advanced Metalization and lnterconnect Systems for ULSI Applications in 1997,San Diego. (1997)
• [Publications] 横山 通央: "FSAM-MOSFETにおける寄生抵抗低減効果" 電子情報通信学会技術報告(シリコン材料デバイス研究会). SDM97-96. 27-31 (1997)
• [Publications] H.Matsuhashi: "Self-Aligned 10-nm Barrier Layar Formation Technology for Fully-Self-Aligned-Metalization MOSFET" Ext.Abst.1997 lnt.Conf.Solid State Device and Materials,Hamamatsu. 124-125 (1997)
• [Publications] 森本 明大: "完全自己整合メタライゼーションの高周波MOSFETへの応用" 第58回応用物理学会学術講演会予稿集. 58. 3pG12 (1997)
• [Publications] 李 昌勲: "完全自己整合メタライゼーションMOSFETにおけるバリア層の自己整合形成" 第45回応用物理学関係連合講演会予稿集. 45(発表予定). (1997)