超高集積回路に用いられる3次元トランジスタの動作機構の研究

1996 Fiscal Year Annual Research Report

• Project/Area Number: 08455158
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: Tohoku University
• Principal Investigator: 遠藤 哲郎 東北大学, 電気通信研究所, 講師 (00271990)
• Co-Investigator(Kenkyū-buntansha): 舛岡 富士雄 東北大学, 電気通信研究所, 教授 (50270822)
• Keywords: MOSトランジスター / 3次元MOSトランジスター / 電圧電流特性 / しきい値 / モビリティー

Research Abstract

従来、申請者等は、半導体基板上に半導体の同心円柱を形成し、その柱の下部にソース、その柱の上部にドレイン、その柱の側面にゲートを形成する構造を有するSURROUNDING GATE TRANSISTOR (SGT)と名付けた3次元MOSトランジスタを1988年に発明提案し、1991年には、0.6ミクロンの加工技術を用いて試作に成功し、トランジスタ動作可能であることを検証してきた。しかし、上記3次元MOSトランジスタをさらに高性能化し、集積化していくためには、デバイスの動作原理が必要であった。
従って、本研究では、上記SURROUNDING GATE TRANSISTOR (SGT)の動作特性の動作原理を第一原理より解析した。具体的には、完全空乏状態下において、世界で初めて、SGTにおけるゲート容量モデル、しきい値モデル、チャネル中を伝導する電荷のモビリティーモデルにおけるしきい値モデルを提案し、解析的に定式化している。これらの結果を用いて、世界で初めて、完全空乏型SGTの強反転領域における電流・電圧特性のモデルを提案し、解析的に定式化している。この研究結果により、従来の平面型MOSトランジスタと比較して、SGTは原理的に、高駆動能力を有し、将来の超高速シリコン集積回路の基本素子として有望であることを示せた。
今後の研究期間にて、3次元MOSトランジスタの動作速度、電力消費、微細構造を律即している要素を解明する。