VLSI内部トランジスタレベル故障のCADレイアウトからの階層的自動故障追跡法

1997 Fiscal Year Annual Research Report

• Project/Area Number: 08455164
• Research Institution: Osaka University
• Principal Investigator: 藤岡 弘 大阪大学, 工学部, 教授 (40029228)
• Co-Investigator(Kenkyū-buntansha): 三浦 克介 大阪大学, 工学部, 助手 (30263221) ; 中前 幸治 大阪大学, 工学部, 助教授 (40155809)
• Keywords: EBテスター / VLSI / 故障追跡 / CADレイアウト / 自動故障追跡システム

Research Abstract

CADレイアウトデータのみを利用した効率的な故障追跡を実現するために、まず、世界中で広く用いられているGDSII形式のCADレイアウトデータを読み込み、CADレイアウトの階層構造の解析を行った。これにより基本セル、ブロックセル、モジュールレベルの階層分けが可能となる。つぎに、CADレイアウトの上位階層で用いる、回路ブロック、回路モジュールの機能に依存しない入出力端子機能抽出による階層的故障追跡法を検討し、双方向バスが存在しても故障追跡が可能な追跡アルゴリズムを提案した。双方向バスの入出力判定には、電子ビームテスター測定結果を利用している。これにより回路機能に係わらず一貫した手法で階層的に故障を追跡できる。さらに、下位階層で用いる、回路機能認識に基づくレイアウト辞書を用いた階層的故障追跡法を提案した。これは、基本セルおよびブロックセルに関するレイアウト辞書を作成し、この辞書を用いて回路機能に応じて効率的に故障追跡する方法である。レイアウト辞書には、レイアウトのみならず、その回路の機能、入出力配線位置、さらに入力の中の制御入力配線位置等が納められている。以上の迫跡アルゴリズムを用いた自動故障追跡システムの構築を進めている。システムのハードウェアは、EBテストシステム、LSIテストシステム、サーバコンピュータ、およびホストコンピュータからなり、ネットワークで接続されている。ソフトウェアは、追跡アルゴリズム以外に、故障追跡、最適プローブ点決定、パターンマッチング、波形比較、EBテスタおよびLSIテスタのコントロールを行うプログラムが統合されている。本システムを、自作(VDEC平成8年度試作)の8ビットマイクロプロセッサで検出された故障の追跡に適用し、その有用性を示しつつある。

Research Products

• [Publications] ニ口一則: "EBテストシステムにおけるレイアウト辞書を用いたVLSI故障追跡法" 日本学術振興会大132委員会第132回研究会(LSIテスティングシンポジウム/1995)資料. 90-95 (1995)
• [Publications] K.Miura: "Automatic EB Fault Tracing System by Successive Circuit Extraction from VLSI CAD Layout Data" Proc.6th Asian Test Symposium. 162-167 (1996)
• [Publications] K.Miura: "Hierarchical Fault Tracing for VLSIs with Bi-Directional Busses from CAD Layout Data in the CAD-Linked EB Test System" IEICE Trans,Electron.E80-C・3. 498-502 (1997)
• [Publications] K.Miura: "Hierarchical VLSI Fault Tracing by Successive Circuit Extraction from CAD Layout Data in the CAD-Linked EB Test System," Journal of Electronic Testing. 10・3. 255-269 (1997)
• [Publications] 三浦克介: "VLSI CADレイアウトデータからの逐次回路抽出によるEB自動故障追跡システム" LSIテスティングシンポジウム/1997会議録. 99-104 (1997)