量子効果デバイスの構造設計に基づくモデリングと機能回路の研究

1997 Fiscal Year Annual Research Report

• Project/Area Number: 08455167
• Research Institution: KYUSHU UNIVERSITY
• Principal Investigator: 谷口 研二 九州大学, 大学院・システム情報科学研究科, 教授 (10217127)
• Co-Investigator(Kenkyū-buntansha): 中司 賢一 九州大学, 工学部, 助教授 (50237252)
• Keywords: 量子効果デバイス / HEMT / RTD / モデリング / PLL / デバイスシミュレーション / セルライブラリ

Research Abstract

本研究では、量子効果デバイスの構造設計に基づくモデリングの高精度化、回路シミュレーション用モデルとHEMTセルライブラリの開発を行うとともに、量子効果デバイスを用いたPLLを中心とする機能回路とそのLSI化の設計技術の確立を図り以下の成果を得た。
1.量子効果デバイスの構造設計に基づくモデリング
先に提案したHEMTのデバイス構造に基づくモデリングを回路シミュレーション用モデルに適用し、実用化した。また、より広いデバイス構造に対応するため、デバイスシミュレータを導入し、デバイスシミュレーションとこれに基づいた回路シミュレーションモデルの確立を図ることができた。
2.PLL機能回路に関する検討
RTD、HEMTを用いた基本論理回路とPLL用要素回路の基本特性を調べた。RTD/HEMT複合ゲート構成が従来回路と比較し低消費電力化、高速化に有効であることを明らかにした。高速同期が可能な3-Mode PLLをチャネル長0.3μmのHEMTで構成し、その動作特性を回路シミュレーションによって求め、電源電圧1Vにおいて、PLLの動作周波数2.2GHz、VCOの動作周波数4GHzという特性を得ることができた。さらに、GaAs系LSIにおいても、ダイナミック回路によって低消費電力・高速化が図れることに着目し、その検討の一環としてダイナミックCMOS回路を用いたPLLを検討し、位相比較回路をはじめとするダイナミック回路化技術を提案した。
3.機能回路LSIの設計法に関する検討
HEMTを用いた機能回路のトップダウン設計のために、CMOSライブラリに準拠した49種のセルからなる低電圧動作(電源電圧1V)のHEMTセルライブラリを開発した。このセルライブラリを用いて基本的な機能回路の試設計を行い、トップダウン設計ができることを基本的に確認した。これにより、HEMT LSIにおいても従来のCMOSデジタルLSIと同じCAD環境で設計が可能となった。

Research Products

• [Publications] Ikuo Seki: "A Design of First-Order Delay-Line DPLL in 1.2um CMOS Technology" Research Reports on ISEE,Kyushu University. 1・1. 45-50 (1996)
• [Publications] Kenichi Nakashi: "RTD/HEMT Logic Circuits and Their Functional Circuits Application" Research Reports on ISEE.Kyushu University. 2・1. 47-52 (1997)
• [Publications] Hiroyasu Yoshizawa: "A Phase Frequency Detector Constructed with Dynamic CMOS Gates for Low Power PLL" Research Reports on ISEE,Kyushu Unibersity. 2・1. 53-58 (1997)
• [Publications] Hiroyasu Yoshizawa: "A Low Power 622MHz CMOS Phase-Locked Loop with Source-coupled VCO and Dynamic PFD" IEICE Transaction on Fundamentals. E80-A・6. 1015-1020 (1997)
• [Publications] 工藤 洋介: "構造設計に基づくHEMTの特性計算とモデリングの計算" 九州大学大学院システム情報科学研究科報告. 3・1(印刷中). (1998)