1997 Fiscal Year Annual Research Report
ディジタル映像伝送・圧縮技法のVLSI化計画に関する研究
| Project/Area Number |
08455178
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
白川 功 大阪大学, 工学部, 教授 (10029100)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
尾上 孝雄 大阪大学, 工学部, 助手 (60252590)
重弘 裕二 大阪大学, 情報処理教育センター, 助手 (40243175)
石浦 菜岐佐 大阪大学, 工学部, 助教授 (60193265)
|
|---|
| Keywords | ディジタル信号処理 / VLSI化設計 / MPEG / FIRフィルタ |
|---|
| Research Abstract |
本研究では実装技術としてのVLSI化設計を視野の中心に据えた、次世代の映像伝送、圧縮技法の研究を目的に、ディジタル動画像の圧縮・復元処理および伝送用適用フィルタ処理に対する新しいVLSI向きアーキテクチャの開発とVLSI化設計を行なった。具体的な成果は以下のとおりである。
l.MPEG2動画像符号化/復号化のVLSI設計とその評価
前年度までに考案してきた符号化/復号化のVLSIアーキテクチャに基づき、動き予測、可変長符号処理、離散コサイン変換、量子化、メモリーインタフェースなどの各モジユ-ル、およびこれらを制御する制御部のVLSI設計を行なった。レイアウト設計までを行ない、これらの機能を2チップで実現することができた。
2.映像伝送用ディジタルフィルタのVLSI設計
前年度までに検討してきた新しい乗算方式に墓づき、FIRフィルタのVLSI化設計を行なった。アーキテクチャ設計、論理設計、レイアウト設計を行なった。1チップに11タップ程度を集積し、シミュレーションで100MHzで動作させることを確認できた。
3.ディジタル信号処理プロセッサの高位合成システムの試作(石浦)
繰り返しや条件分岐を含むCプログラムから論理合成可能なレジスタ転送レベルのVHDL記述を合成するシステムを試作した。楕円フィルタ、エッジ検出フィルタ、MPEGのサブバンド合成部などの回路について、C言語による記述からVHDLを生成し、さらに、市販の論理合成、自動配置配線ツールを用いてこれからVLSIのレイアウトを得ることができた。
|
-
[Publications] K.Miyanohana: "VLSI Implementation of Single Chip Encoder/Decoder for Low Bitrate Visual Communication" Proc.IEEE Costom Integrated Circuits Conference. 229-232 (1997)
-
[Publications] G.Fujita: "A New Motion Estimation Core Dedicated to H.263 Video Coding" Proc.IEEE International Symposium on Circuits and Systems. 1161-1164 (1997)
-
[Publications] M.H.Miki: "Low-Power H.263 Video CoDec Dedicated to Mobile Computing" Proc.International Symposium on Low Power Electronics and Design. 80-83 (1997)
-
[Publications] T.Onoye: "Low-Power Implementation of H.324 Audiovisual Codec Dedicated to Mobile Computing" Proc.Asia and South Pacific Design Automation Conference. 589-594 (1998)
-
[Publications] M.Yamaguchi: "Architecture Evaluation Based on the Datapath Structure and Parallel Constraint" IEICE Trans. Fundamentals. E80-A,10. 1853-1860 (1997)
-
[Publications] M.Yamaguchi: "An Architecture Evaluation System Based on the Datapath Structure and Parallel Constraint" Proc.IEEE International Symposium on Circuits and Systems. 1584-1587 (1997)
-
[Publications] M.Yamaguchi: "Binding and Scheduling Algorithms for Highly Retargetable compilation" Proc.Asia and South Pacific Design Automation Conference. 93-98 (1998)
-
[Publications] Y.Yoshida: "An Object Code Compression Approach to Embedded Processors" Proc.International Symposium on Low Power Electronics and Design. 265-268 (1997)
-
[Publications] N.Ishiura: "Instruction Code Compression for Application Specific VLIW Processors Based on Automatic Field partitioning" Proc.Workshop on Synthesis and System Integration of Mixed Technologies. 105-109 (1997)
