並列計算環境上の超大規模組合せ最適化基本技術の研究

1996 Fiscal Year Annual Research Report

• Project/Area Number: 08458074
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: Gunma University
• Principal Investigator: 白石 洋一 群馬大学, 工学部, 助教授 (80261858)
• Keywords: 並列分散 / VLSIチップ / 集積回路 / レイアウト / 配置 / 配線 / クロック

Research Abstract

本年度は並列分散処理のための計算機環境を整備、並列分散処理を実現するための手法の研究、並列分散処理、及び、逐次計算環境での並列分散処理シミュレーションを実施した。
1.計算機環境 本研究ではパーソナルコンピュータ(以下PCと呼ぶ)とエンジニアリングワークステーション(以下EWSと呼ぶ)を複数台ネットワークで接続した並列分散処理環境を構築する計画である。従来のPC、EWSに加えて、10台の計算機から成る計算機環境を整えた。
2.手法の研究開発 VLSI(超大規模集積回路)チップの自動レイアウト設計を行うシステムを開発中である。それに組み込む以下の手法を開発し、実験評価して、チップ面積縮小と高速動作に関して、それらの有効性を確認した。その結果、並列分散処理環境を整えた後、これらを並列化して行くという研究の方針を得た。ランダマイズドクラスタリング手法、階層化クラスタ配置手法、遺伝的手法に基づく配置改善手法、ネットワークフローに基づく概略配線手法、予測線分探索法に基づく詳細配線手法、領域分割型並列詳細配線手法、ランダマイズドマッチングに基づくクロック論理自動レイアウト手法。
3.並列分散処理 ネットワーク接続したEWS4台の並列分散処理環境において、配線領域を4分割してそれらの内部の詳細配線を、独立、並列に実行する手法を開発して実験している。本年度、EWSの処理速度を考慮して領域を分割する手法により、処理時間を従来の約40分から約20分に削減した。
4.シミュレーション 階層化クラスタ配置手法の並列処理方法を研究開発し、待ち行列を設定することで並列処理の効率化を図り、階層間に処理の優先度を設けることで、同期を取り、逐次処理環境で並列処理をシミュレートした。その結果、EWSの台数を増大と処理速度、及び配置の性能の関係を明らかにした。

Research Products

• [Publications] 西谷朋也、白石洋一: "VLSI自動設計システムに於けるランダマイズドクラスタ配置アルゴリズムの外部端子位置決定手法" 情報処理学会、数理モデル化と問題解決研究会. 96-MPS-7. 19-24 (1996)
• [Publications] 島津一寿、白石洋一: "VLSI自動設計システムに於けるランダマイズドクラスタリングアルゴリズム" 情報処理学会、数理モデル化と問題解決研究会. 96-MPS-8. 25-30 (1996)
• [Publications] 中村琢八、白石洋一: "電子系の自動設計に於ける配置配線問題のモデル化と、ネットワークフローの手法に基づいて部品配置を同時に決定する概略配線手法" 情報処理学会、数理モデル化と問題解決研究会シンポジュウム. 96-MPS-12. 79-86 (1996)
• [Publications] 岡博昭、中村琢八、白石洋一: "概略配線結果を線分探索の方向として利用する予測線分探索法" 電子情報通信学会、VSLI設計技術研究報告. 96・556. 71-78 (1997)