• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

1997 Fiscal Year Annual Research Report

3次元集積型実共有メモリを用いた超高速並列処理システムの試作

Research Project

Project/Area Number 08505003
Research InstitutionTohoku University

Principal Investigator

小柳 光正  東北大学, 大学院・工学研究科, 教授 (60205531)

Co-Investigator(Kenkyū-buntansha) 塚本 頴彦  三菱重工, 広島研究所, 次長(研究職)
宮川 宣明  富士ゼロックス, 電子技術研究所, 主幹研究員
羽根 一博  東北大学, 大学院・工学研究科, 教授 (50164893)
江刺 正喜  東北大学, 大学院・工学研究科, 教授 (20108468)
中村 維男  東北大学, 大学院・情報科学研究科, 教授 (80005454)
Keywords3次元積層技術 / 3次元集積型実共有メモリ / 超高速並列処理システム / バスボトルネック / 並列モンテカルロ解析 / デバイスシミュレーション / 極微細半導体素子 / 大規模集積回路
Research Abstract

1.3次元集積型実共有メモリと光インターコネクションを用いたモンデカルロ解析専用の新しい並列処理システムを開発することを目的として、システムの試作に必要な基本技術を確立した。
(1)シリコンウェーハ研磨装置を用いて化学的機械研磨により、シリコンウェーハ(400μm厚)を20μmまで均一に薄くする技術と、薄層化したシリコンウェーハを位置合わせを行った後で接着し、積層化する3次元集積化技術を確立した。
(2)層間埋め込み配線を形成する技術とメタル・マイクロバンプを用いて上下の埋め込み配線どうしを熔着により接続する技術を確立した。
(3)光インターコネクションとそれを用いた多層実装技術を確立した。光インターコネクションはポリイミド光導波路で形成し、その一部にマイクロミラーを埋め込んだ。このマイクロミラーによりプロセッサチップ上の発光・受光素子と光導波路が効率良く光結合することを明らかにした。
2.約60万個のトランジスタから成るモンテカルロ解析専用のマイクロプロセッサ・チップの設計、試作に成功した。チップサイズは14.27mm×13.6mmである。クロック周波数約20MHz、消費電力3Wで動作することを確認した。このプロセッサは基本的にはRISC型のプロセッサであるが、一部VLIW方式も採用して高速に乱数を発生させるようにしている。このプロセッサ上でモンテカルロ解析プログラムを走らせて良好な結果が得られることも確認できた。

  • Research Products

    (7 results)

All Other

All Publications (7 results)

  • [Publications] T.Matsumoto: "New Three-Dimensional Wafer Bonding Technology Using Adhesive Injection Method" Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials. 460-461 (1997)

  • [Publications] T.Matsumoto: "Polyimide Optical Waveguide with Multi-Fan-Out for Multichip Module Application" Proceedings of the 27th European Solid-State Device Research Conference. 276-279 (1997)

  • [Publications] H.Kurino: "Three-Dimensional Integration Technology for Real Time Micro-Vision System" 1997 Proceedings of the International Conference on INNOVATIVE SYSTEMS IN SILICON. 203-212 (1997)

  • [Publications] K.Hirano: "A New Multiport Memory for High Performance Parallel Processor System with Shared Memory" Proceedings of the Workshop on Synthesis and System Integration of Mixed Technologies ‘97. 168-175 (1997)

  • [Publications] M.Koyanagi: "Multi-Chip Module with Optical Interconnection for Parallel Processor System" 1998 IEEE International Solid-State Circuits Conference Digest of Technical Papers. 92-93 (1998)

  • [Publications] K.Hirano: "A New Multiport Memory for High Performance Parallel Processor System with Shared Memory" Proceedings of the Asia and South Pacific Design Automation Conference 1998. 333-334 (1998)

  • [Publications] 小柳光正: "光コンピューティングの事典-「9.3ボード間光インターコネクション」、「9.4チップ間・内光インターコネクション」" 朝倉書店, 348-368 (1997)

URL: 

Published: 1999-03-15   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi