3次元集積型実共有メモリを用いた超高速並列処理システムの試作

1998 Fiscal Year Annual Research Report

• Project/Area Number: 08505003
• Research Institution: TOHOKU UNIVERSITY
• Principal Investigator: 小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
• Co-Investigator(Kenkyū-buntansha): 塚本 頴彦 三菱重工(株), 広島研究所, 次長(研究職) ; 宮川 宣明 富士ゼロックス(株), 電子技術研究所, 主幹研究員 ; 羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893) ; 江刺 正喜 東北大学, 未来科学技術共同研究センター, 教授 (20108468) ; 中村 維男 東北大学, 大学院・情報科学研究科, 教授 (80005454)
• Keywords: 3次元積層技術 / 3次元集積型実共有メモリ / 超高速並列処理システム / バスボトルネック / 並列モンテカルロ解析 / デバイスシミュレーション / 極微細半導体素子 / 大規模集積回路

Research Abstract

本研究は科学計算専用の超高速・小型並列処理システムの開発を目的としている。本報告は科学技術専用並列計算機システムの設計と専用チップを3次元LSI化するための三次元集積化技術の2つについてまとめる。
1. 並列計算機システムの設計
平成10年度は第1Versionの並列計算機のシステム評価を終了した。これをもとに第2Versionの並列計算機システムのアーキテェクチャー設計を行った。今回の設計ではプロセッサ間の通信をさらに高速化するためバス構成及び、プロトコールの改善を行った。とりわけプロセッサ間通信を行いながら、異なる浮動小数点演算を行う、リングバスパイプラインを採用した。これら新規のアーキテェクチャーを採用した 専用チップの回路設計を行った。
2. 三次元集積化技術
本年度は三次元集積化のための以下の要素技術に大幅な進展があった。
2-1 メタル・マイクロバンプの形成
バリアメタルの採用により1個あたり0.05Ωと低接触抵抗のバンプを歩留まり良く作製することができるようになった。
2-2 位置合わせ/張り合わせ
ウエーハの位置合わせを行った後に接着剤でウエーハどうしを固定する必要があるが、この際に使用する専用治具を考案することにより、ウエーハを均一に接着、固定できるようになった。これにより420個のバンプチェーンの電気的導通を確認することができ、マイクロバンプの特性を大幅に改善できた。
2-3 埋め込み配線/ウエーハの薄層化
ICPエッチング装置の条件を最適化して3μmのトレンチをほぼ垂直のまま60μmの深さまでエッチングできるようになった。このトレンチを酸化、ポリシリコン堆積、不純物添加、ポリシリコンのエッチバックを行って、1本あたり200Ωという低抵抗の埋め込み配線を形成することができるようになった。
これら要素技術を組み合わせて、試作した3次元積層化ウエーハでトランジスターの良好な動作を確認した。

Research Products

• [Publications] M.Koyanagi,et.al: "New Three Dimensional Integration Technology for Future System-on-Silicon LSIs" IEEE International Workshop on Chip-Package Codesign CPD'98. 96-103 (1998)
• [Publications] M.Koyanagi,et.al: "Future System-on-Silicon LSI Chips" IEEE MICRO. 18. 17-22 (1998)
• [Publications] M.Koyanagi and H.Kurino: "Multi-Chip Module with Optical Interconnection for Parallel Processor System" IMAPS Advanced Technology Workshop on Next Generation Package Design. (1998)
• [Publications] 小柳光正: "並列処理システムと共有DRAM" 社団法人 電子情報通信学会 信学技報. 51-58 (1998)
• [Publications] H.Kurino,M.Koyanagi,et.al: "Evaluation of Shared DRAM for Parallel Processor System with Shared Memory" IEICE Transactions on Fundamentals of Electronics,Communications and Computer Sciences. 2655-2660 (1998)
• [Publications] K.Sakuma,M.Koyanagi,et.al: "A New Wafer-Scale Chip-on-Chip(W-COC)Packaging Technology Using Adhesive Injection Method" Extended Abstracts of the 1998 Conference on Solid State Devices and Materials. 286-287 (1998)
• [Publications] T.Matsumoto,M.Koyanagi,et.al: "New Three-Dimensional Wafer Bonding Technology Using the Adhesive Injection Method" Japanese Journal of Applied Physics. 1217-1221 (1998)
• [Publications] H.Kurino,M.Koyanagi,et.al: "Parallel Processor System Specific for Monte Carlo Analysis Based on Ring Bus Architecture" Extended Abstracts of 1998 Sixth International Workshop on Computational Electronics. 62-65 (1998)
• [Publications] 平野圭一,小柳光正、その他: "モンテカルロ解析用マイクロプロセッサの設計と専用並列計算機の開発" (社)電子情報通信学会 信学技報. 47-54 (1998)