• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

1996 Fiscal Year Annual Research Report

シリコン(PIN)ピクセル検出器の開発

Research Project

Project/Area Number 08554006
Research Category

Grant-in-Aid for Scientific Research (A)

Section試験
Research InstitutionNational Laboratory for High Energy Physics

Principal Investigator

松田 武  高エネルギー物理学研究所, 物理研究部, 助教授 (10029564)

Co-Investigator(Kenkyū-buntansha) 斉藤 豊  SIIアールディー, D1, 課長
羽澄 昌史  大阪大学, 理学研究科, 助手 (20263197)
相原 博昭  東京大学, 理学研究科, 助教授 (60167773)
幅 淳二  高エネルギー物理学研究所, 物理研究部, 助教授 (60180923)
池田 博一  高エネルギー物理学研究所, 物理研究部, 助教授 (10132680)
Keywordsシリコン検出器 / ピクセル検出器 / SOI / SOS / 増幅器 / マイクロ・エレクトロニクス / 放射線耐性 / 2次元位置検出器
Research Abstract

本研究では荷電粒子及びX線に対する2次元位置検出器としてPIN構造によるシリコン・ピクセル検出器の開発を目指している。具体的に(1)既存の低雑音増幅器VLSIを使用するパッド検出器、(2)PIN構造ピクセルのn側ウエル内にpMOSトランジスターを形成するPMOSピクセル検出器及び(3)ハイブリッド・ピクセル検出器のための基本技術(回路の放射線耐性の向上等)の研究を提案した。本年の研究開始に当たり従来のpMOSピクセル検出器についての結果を再検討した結果,pMOSピクセルの弱点であるnウエル電位のバイアス・漏洩電流依存性の問題を解消するため、pMOSピクセル検出器の概念を拡張しその弱点を改良するSOI(又はSOS)ピクセルを試作することとした。SOIピクセルでは基盤ウエハ-(300ミクロン厚)が高抵抗のSOIウエーハ-を使用する。PINピクセル構造を基盤ウエハ-内に形成し、増幅器回路はSOI絶縁膜で分離された低抵抗SOSシリコン層内に形成する。増幅回路は基盤ウエハ-のp側に置くことが出来るのでより安定した動作が実現できる。このSOIピクセルの概念によって増幅器回路と将来の読み出し回路についての多様な選択が可能となった。本年度の試作としてはSOS上の回路特性や基盤ウエハ-内のPIN構造の特性などを試験するため、SOIウエハ-とSOIピクセルの基本構造サンプルを設計し試作中である。更にRTNプロセス或いは微細低温プロセスによる増幅器回路の放射線耐性の向上の試験も開始し見込みのある結果が得られている他、50ミクロンピッチ以下の教ピッチ・半田バンプ・ボンディングの検討も開始した。

  • Research Products

    (6 results)

All Other

All Publications (6 results)

  • [Publications] T.Kawasaki et.al.: "MEASUREMENT OF THE SPATIAL RESOLUTION OF WIDE PITCH SILICON STRIP DETECTORS WITH LARGE INCIDENT ANGLE." IEEE Trans.Nucl.Sci.

  • [Publications] Y.Saitoh et.al.: "PERFORMANCE OF A DOUBLE SIDED SILICON MICROSTRIP DETECTOR WITH A WIDE PITCH N SIDE READOUT USING A FIELD PLATE AND A MULTIP-STOP STRUCTURE." IEEE Trans.Nucl.Sci.

  • [Publications] Hirokazu Ikeda,et al.: "FRONTEND INTERFACE OF THE SVD READOUT SYSTEM FOR BELLE." IEEE Trans.Nucl.Sci.

  • [Publications] Hirokazu Ikeda et.al.: "COMBINED USE OF A FIELD PLATE AND NARROW P BARRIERS FOR A WIDE PITCH OHMIC SIDE READOUT OF THE BELLE DOUBLE SIDED SVD." Nucl.Instrum.Meth.A.

  • [Publications] Shoji Okuno et.al.: "CHARACTERIZATION OF AN ONO STACKED INSULATOR FILM FOR A SILICON MICROSTRIP DETECTOR." Nucl.Instrum.Meth.A385:299-305,1997.

  • [Publications] Hirokazu Ikeda et.el.: "POWER SUPPLY/GROUND RIPPLE REJECTION CAPABILITY OF THE SMA2SH PREAMPLIFIER ARRAY FOR A SILICON MICROSTRIP DETECTOR." Nucl.Instrum.Meth.A381:178-180,1996.

URL: 

Published: 1999-03-08   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi