1997 Fiscal Year Annual Research Report
| Project/Area Number |
08680374
|
|---|
| Research Institution | Kyusyu Institute of Technology |
|---|
Principal Investigator |
笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
梶原 誠司 九州工業大学, 情報工学部, 助教授 (80252592)
神田 徳夫 徳山工業高等専門学校, 情報電子工学科, 教授 (10099864)
|
|---|
| Keywords | 論理設計 / 論理合成 / 関数分解 / 多段論理回路 / 検査容易化設計 / EXOR / FPGA / BDD |
|---|
| Research Abstract |
AND-OR-EXORの構成:AND-OR-EXOR回路を表現する論理式(EX-SOP)の最小化手法を開発した.最小EX-SOPとは,積項数の総和が最小の論理式である.5変数のNP同値類の全ての代表関数の最小化を行った.次に,共通積項の候補を見つける方法を示し,EX-SOPの最小化アルゴリズムを開発し,実験により5変数のEX-SOPの積項数の上界が9であることを確認した.n変数関数の積項数の上界は15・2^{n-6}(n≧6)である.
OR-AND-ORの構成:n変数論理関数をAND-OR二段論理回路で実現すると,ゲート数は最大2^{n-1}+1必要となる.しかし,OR-AND-OR回路として実現すると,ゲート数は最大2^{n/2}+1で十分である.多数のベンチマーク関数に対してAND-OR2段論理回路とOR-AND-OR3段のゲート数と接続線数を比較した.
論理関数の二分解:論理関数fがh(g_-1(X1),g_-2(X2))の形で表現できるとき,fは二分解をもつという.ここで,X1とX2は共通部分を持たせない変数の集合を表し,hは任意の二変数論理関数である.g_-iを2段論理回路で実現すると,fは3段論理回路となる.論理関数が二分解をもつか否かを,分解表を用いずに高速に検出する方法を開発した.分解可能な関数の個数を数え上げる公式を導いた.多くのベンチマーク関数に対して実験を行い,9割近い関数が,二分解をもつことを明らかにした.
検査容易なAND-EXOR回路:一般化Reed-Muller論理式(GRM)の最小化手法を開発した.n変数関数に対して,高々2^{n2^{n-1}}個のGRMが存在し,そのうち,積項数最小のものを最小GRMという.GRMの最小化をブール方程式で定式化し,BDD(二分決定グラフ)を用いてこの方程式を解く方法を示した.多出力関数用のGRMのヒューリスティックな簡単化アルゴリズムGRMIN2も開発した.
|
Research Products
(7 results)
-
[Publications] D.Debnath and T.Sasao: "GRMIN2:A heuristic simplification algorithm for generalized Reed-Muller expressions" IEE Proceedings,Computers and Digital Techniques. 143・6. 376-384 (1996)
-
[Publications] J.T.Butler and T.Sasao: "Average number of nodes in binary decision diagrams of Fibonacci functions" Fibonacci Quarterly. 34・5. 413-422 (1996)
-
[Publications] T.Sasao and J.T.Butler: "Planar decision diagrams for multiple-valued functions" Multiple-valued Logic:An International Journal. 1・1. 39-46 (1996)
-
[Publications] J.T.Butler,D.S.Herscovici,T.Sasao,and R.J.Barton: "Average and worst case number of nodes in decision diagrams of symmetric multiple-valued functions" IEEE Transactions on Computers. 46・4. 491-494 (1997)
-
[Publications] T.Sasao: "Easily testable realizations for generalized Reed-Muller expressions" IEEE Transactions on Computer. 46・6. 709-716 (1997)
-
[Publications] D.Debnath and T.Sasao: "Minimization of AND-OR-EXOR three-level networks with AND gate sharing" IEICE Trans.Information and Systems. E80-D・10. 1001-1008 (1997)
-
[Publications] T.Sasao and M.Fujita(ed.): "Representation of Descrete Functions" Kluwer Academic Publishers, 331 (1996)
