1997 Fiscal Year Annual Research Report
| Project/Area Number |
08680379
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Keio University |
|---|
Principal Investigator |
天野 英晴 慶應義塾大学, 理工学部, 助教授 (60175932)
|
|---|
| Keywords | 並列計算機 / 相互結合網 / キャッシュ / 多段接続網 |
|---|
| Research Abstract |
多段接続網(Multistage Interconnection Network : MIN)をプロセッサーメモリ間接続に用いたマルチプロセッサは、複数のメモリモジュールを同時にアクセスすることができることから、特に科学技術用の中規模(数十〜数百プロセッサ)システムとして有利な点を多く持つ。しかし、一貫性を保持したキャッシュを装備することが困難である問題点があり、実用化が遅れている。本研究ではMINのスイッチングエレメントに一貫性制御機構を付加したMINC (MIN with Cache coherent mechanism)を提案し、シミュレーションに加えてプロトタイプを構築することが目的である。
本年度は、二年目に当たり、前年度設計したMINCチップをChip Express社のLPGA (Laser Programmable Gate Array)を用いて実装した。このチップは、キャッシュの一貫性を維持するためのメッセージを効率良くマルチキャストする能力を持ち、他の任意のスイッチと組み合わせることにより、キャッシュを持ったスイッチ結合型マルチプロセッサを容易に構築することができる。当初予定よりやや遅れたプロセスを利用せざるを得なかったため、当初の目標性能を満足するために、実装の最終段階で多くの変更を加えた。最終的に16入出力を制御可能なチップが、26477ゲートで実装され、50MHzでの動作を確認した。このチップはプロセッサ側のスイッチングエレメントにPruning Cacheを装備しており、無駄なメッセージを止めてしまう機能を持つ。また、このチップと以前開発した高速スイッチであるPBSF (Piled Banyan Switching Fabrics)を用いてマルチプロセッサプロトタイプSNAIL-2を構築する。このための、回路設計、ボード設計を行なった。SNAIL-2は16個のRISCチップと16メモリモジュールをPBSFとMINCにより接続する構成を持つ。
|
-
[Publications] T.Hanawa,T.Kamei,H.Yasukawa K.Nishimura,H.Amano: "MINC : Multistage Interconnection Network with Cache Control Mechanism" IEICE Trans.Inf&Systems.E80-D No.9. 863-870 (1997)
-
[Publications] H.Nishi,K.Anjo,T.Kudoh,H.Amano: "The RDT router chip : A Versatile Router for supporting a Distributed Shared Memory" IEICE Trans.Inf&Systems. E80-D No.9. 854-862 (1997)
