トレリス符号化多次元干渉キャンセラの実験的基礎検討

1996 Fiscal Year Annual Research Report

• Project/Area Number: 08750432
• Research Institution: Kyoto University
• Principal Investigator: 村田 英一 京都大学, 工学研究科, 助手 (60252475)
• Keywords: 移動通信 / 適応信号処理 / トレリス符号化変調 / 同一チャネル干渉波 / 試作 / 干渉キャンセラ / ディジタノ百通信 / セルラ-方式

Research Abstract

我々が提案しているトレリス符号化同一チヤネル干渉波キャンセラ(TCC)は、極めて優れた対同一チャネル干渉波特性と対遅延波特性をあわせ持ち、同一周波数の同一セルでの再利用さえ可能とするものである。本研究ではこのTCCをプログラマブルゲートアレイで実現すべく、基礎となる適応等化器の論理回路設計とターゲットとなるプログラマブルゲートアレイへのフィッティングを行なった。また、適応等化器の設計を拡張し、TCCの論理設計に取り組んだ。以下に今年度得られた主要な研究成果をまとめる。
●プログラマブルゲートアレイとしてアルテラ社のFLEXシリーズを選定し、入手可能な最大ゲート数のチップの利用を前提に論理回路の設計を行なった。設計には専用のCADであるMAX+PLVSIIを用いた。設計のエントリ-手法としては、回路図入力と言語入力を併用して行なった。その結果、2ブランチダイバーシチ構成をとる場合で9チップ、ダイバーシチ構成をとらない場合は5チップで適応等化器が実現できることが分かった。
●適応等化器やTCCの計算機シミュレーションでは、信号は倍精度実数で表現され、演算されている。しかし、この演算精度を実際のハードウェア回路で実現することは難しく、また、無駄が多い。そこで、演算に必要な精度(ビット数)について計算機シミュレーションを用いて検討を加えた。その結果、各部におおむね8ビットの精度があれば劣化の少ない特性が得られることが分かった。
●実際に設計した回路をターゲットとなるフィールドプログラマブルゲートアレイにフィッティングを行ない、プログラム可能なデータを作成した。このデータの機能を調べるために、CAD上において動作シミュレーションを行なった。その結果、計算機シミュレーションから予想される動作と完全に一致し、設計が正しいことが証明された。
以上、遅延波に対しても優れた特性が得られるトレリス符号化多次元干渉キャンセラの試作に向けて、第1段階の設計を終了した。

Research Products

• [Publications] Hidekazu Murata: "Maximum-likelihood sequence estimation for coded modulation in the presence of co-channel interference and intersymbol interference" Proc.of 46th IEEE Vehicular Technology Conference(VTC'96). 701-705 (1996)
• [Publications] 岡崎 彰浩: "DDFSEを用いて4状態4タップ適応MLSEの特性" 電子情報通信学会ソサエティ大会. B-419. 420-420 (1996)
• [Publications] 北川 恵一: "2Mbps実時間処理可能な3シンボル遅延等化適応MLSEの設計" 電子情報通信学会ソサエティ大会. SB-3-3. 547-548 (1996)
• [Publications] 村田 英一: "インターリーブを用いたトレリス符号化同一チャネル干渉波キャンセラの演算量削減法" 電子情報通信学会技術研究報告. RCS96-104. 37-44 (1996)
• [Publications] Yuan Li: "Theoretical analysis of BER performance bounds of trellis-coded co-channel interference canceler" 電子情報通信学会技術研究報告. RCS96-129. 15-22 (1997)
• [Publications] 北村 尚志: "干渉キャンセラにおける伝搬路推定アルゴリズムの動作パラメータ適応化" 電子情報通信学会総合大会. B-5-206. (1997)