1997 Fiscal Year Annual Research Report

知能集積システム用多値プロセッサに関する研究

Research Project

Project/Area Number	09044125
Research Institution	Tohoku University
Principal Investigator	羽生貴弘東北大学, 大学院・情報科学研究科, 助教授 (40192702)
Co-Investigator(Kenkyū-buntansha)	LIN H.C. メリーランド大学, 教授 NG Wai Tung トロント大学, 助教授 GULAK Glenn トロント大学, 教授 SMITH Kennet 香港科学技術大学, 教授亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)
Keywords	多値連想メモリ / フローティングゲートMOSトランジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理
Research Abstract	実世界と密接なインターフェースを必須とするリアルワールド応用知能集積システムを実現するためには、膨大な実世界のデータや計算量の多い知能アルゴリズムを超高速に処理する超高性能VLSIプロセッサ、すなわち「知能集積システム用スーパーチップ」を開発する必要である。本共同研究では、各境界領域の専門家を交えて、スーパーチップ開発のための最新の「システムアーキテクチャ」・「回路技術」・「デバイス技術」に関する討論会を開き、従来の延長上にないシステム構成方法を積極的に考案していくことを目的とする。特に、本年度の研究成果は以下の通りである: (1)知能集積システムの具体的ターゲットとして「超並列画像処理」を選定し、多値基本アルゴリズム・多値基本回路構成・システム全体の構成等について仕様化を明確化した。すなわち、論理近傍演算に基づく超高並列画像プロセッサの実現を目的として、これを効率的に実行する多値ハードウェアアルゴリズムを決定した。 (2)次いで、この画像処理アルゴリズムの基本演算を実行する多値基本回路の構成について検討した。本研究代表者は既に、画像処理のような細粒度SIMD形処理に適するハードウェアとして、多値連想メモリ(CAM)の提案を行っており、多値符号化と多値集積回路の相乗効果により極めて高性能なCAMが実現できることを示してきた。本年度の研究では、論理近傍演算多値画像処理において膨大な計算量を必要とする「任意の多値パターンとのマッチング演算」が、考案した多値ユニバーサルリテラル演算で定式化できることを見い出すと共に、これが極めて簡単な回路で実現できることを明らかにした。 (3)上記提案の多値基本回路について、回路シミュレーションを通じて性能評価を行った。ここで、多値集積回路はアナログ基本回路から構成されているため、アナログ回路設計の専門家であるカナダ・トロント大学の研究者と研究討論を行い、実現へ向けた見通しを得た。また、ここで議論した「高性能多値集積回路の設計」に関する研究成果は、最先端集積回路研究で有名な 1998 International Solid-State Circuits Conf.(1998年国際固体電子回路会議)に採録されるなど、世界的に高い評価を得ている。

Research Products

(12 results)

All Other

All Publications (12 results)

[Publications] T. Hanyu: "One-Transistor-Cell 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" Proc. of IEEE 27th International Symposium on Multiple-Valued Logic. 27. 175-180 (1997)
[Publications] M. Hariyama: "Collision Detection VLSI Processor for Intelligent Vehicles Based on a Hierarchical Obstacle Representation" IEEE Conterence on Intelligent Transportation Systems. (1997)
[Publications] 張山昌論: "高安全自動車用軌道計画VLSIプロセッサシステムの構成" 電子情報通信学会フォールトトレラントコンピューティング研究会. (1997)
[Publications] T. Hanyu: "Design and Evaluation of a 4-Valued Universal-Literal CAM for Collular Logic Image Recessing" IEICE Trans. Electronics. E80-C・7. 948-955 (1997)
[Publications] 寺西要: "パスゲート論理に基づくディジットパラレル多値連想メモリの設計" 平成9年度電気関係学会東北支部連合大会予稿集. 41 (1997)
[Publications] 佐々木和宏: "階層的直方体表現に基づく衝突チェックVLSIプロセッサの構成" 平成9年度電気関係学会東北支部連合大会予稿集. 228 (1997)
[Publications] M. Hariyama: "Path Planning VLSI Processor System for Intelligent Vehicles" 第15回日本ロボット学会学術講演会予稿集. 1025-1026 (1997)
[Publications] T. Hanyu: "Multiple-Valued Logic-in-Memory VSLI Based on a Floating-Gate-Mos Pass-Transistor Network" 1998 Digest of IEEE International Solid-State Circuits Conterence. 41. 194-195 (1998)
[Publications] 羽生貴弘: "ディジットパラレル多値CAMの構成と評価" 電子情報通信学会和文誌DI. J81-DI-2. 151-156 (1998)
[Publications] T. Hanyu: "Multiple-Valued Floating-Gate-MOS Pass Logic and Its Application to Logic-in-Memory VLSI" Proc. of IEEE 28th International Symposium on Multipk-Valued Logic(掲載決定). 28. (1998)
[Publications] 斉藤敬弘: "ディープサブミクロン多値集積回路の最適設計" 平成9年度電気関係学会東北支部連合大会予稿集. 42 (1997)
[Publications] 斉藤敬弘: "電流モードディープサブミクロン多値集積回路の最適設計とその応用" 電子情報通信学会和文誌DI. J81-DI・2. 157-164 (1998)

1997 Fiscal Year Annual Research Report

知能集積システム用多値プロセッサに関する研究

Principal Investigator

羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)

Research Products

[Publications] T. Hanyu: "One-Transistor-Cell 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" Proc. of IEEE 27th International Symposium on Multiple-Valued Logic. 27. 175-180 (1997)

[Publications] M. Hariyama: "Collision Detection VLSI Processor for Intelligent Vehicles Based on a Hierarchical Obstacle Representation" IEEE Conterence on Intelligent Transportation Systems. (1997)

[Publications] 張山 昌論: "高安全自動車用軌道計画VLSIプロセッサシステムの構成" 電子情報通信学会フォールトトレラントコンピューティング研究会. (1997)

[Publications] T. Hanyu: "Design and Evaluation of a 4-Valued Universal-Literal CAM for Collular Logic Image Recessing" IEICE Trans. Electronics. E80-C・7. 948-955 (1997)

[Publications] 寺西 要: "パスゲート論理に基づくディジットパラレル多値連想メモリの設計" 平成9年度電気関係学会東北支部連合大会予稿集. 41 (1997)

[Publications] 佐々木 和宏: "階層的直方体表現に基づく衝突チェックVLSIプロセッサの構成" 平成9年度電気関係学会東北支部連合大会予稿集. 228 (1997)

[Publications] M. Hariyama: "Path Planning VLSI Processor System for Intelligent Vehicles" 第15回日本ロボット学会学術講演会予稿集. 1025-1026 (1997)

[Publications] T. Hanyu: "Multiple-Valued Logic-in-Memory VSLI Based on a Floating-Gate-Mos Pass-Transistor Network" 1998 Digest of IEEE International Solid-State Circuits Conterence. 41. 194-195 (1998)

[Publications] 羽生 貴弘: "ディジットパラレル多値CAMの構成と評価" 電子情報通信学会和文誌DI. J81-DI-2. 151-156 (1998)

[Publications] T. Hanyu: "Multiple-Valued Floating-Gate-MOS Pass Logic and Its Application to Logic-in-Memory VLSI" Proc. of IEEE 28th International Symposium on Multipk-Valued Logic(掲載決定). 28. (1998)

[Publications] 斉藤 敬弘: "ディープサブミクロン多値集積回路の最適設計" 平成9年度電気関係学会東北支部連合大会予稿集. 42 (1997)

[Publications] 斉藤 敬弘: "電流モードディープサブミクロン多値集積回路の最適設計とその応用" 電子情報通信学会和文誌DI. J81-DI・2. 157-164 (1998)

羽生貴弘東北大学, 大学院・情報科学研究科, 助教授 (40192702)

[Publications] 張山昌論: "高安全自動車用軌道計画VLSIプロセッサシステムの構成" 電子情報通信学会フォールトトレラントコンピューティング研究会. (1997)

[Publications] 寺西要: "パスゲート論理に基づくディジットパラレル多値連想メモリの設計" 平成9年度電気関係学会東北支部連合大会予稿集. 41 (1997)

[Publications] 佐々木和宏: "階層的直方体表現に基づく衝突チェックVLSIプロセッサの構成" 平成9年度電気関係学会東北支部連合大会予稿集. 228 (1997)

[Publications] 羽生貴弘: "ディジットパラレル多値CAMの構成と評価" 電子情報通信学会和文誌DI. J81-DI-2. 151-156 (1998)

[Publications] 斉藤敬弘: "ディープサブミクロン多値集積回路の最適設計" 平成9年度電気関係学会東北支部連合大会予稿集. 42 (1997)

[Publications] 斉藤敬弘: "電流モードディープサブミクロン多値集積回路の最適設計とその応用" 電子情報通信学会和文誌DI. J81-DI・2. 157-164 (1998)