1997 Fiscal Year Annual Research Report

単一トランジスタセル構造を持つ新しい強誘電体メモリの研究

Research Project

Project/Area Number	09305025
Research Category	Grant-in-Aid for Scientific Research (A)
Research Institution	Tokyo Institute of Technology
Principal Investigator	石原宏東京工業大学, 精密工学研究所, 教授 (60016657)
Co-Investigator(Kenkyū-buntansha)	大見俊一郎東京工業大学, 精密工学研究所, 助手 (30282859) 會澤康治東京工業大学, 精密工学研究所, 助手 (40222450) 徳光永輔東京工業大学, 精密工学研究所, 助教授 (10197882)
Keywords	強誘電体 / メモリ / SOI / シリコン / YMnO_3 / SrBi_2Ta_2O_9
Research Abstract	本年度は、まず分子線エピタキシ-法を用いてSi(111)基板上にY_2O_3膜をエピタキシャル成長させ、その上に更に強誘電性のYM_nO_3膜を成長させることを試みた。YM_nO_3膜の成長に用いた蒸着源は、Y_2O_3とYM_nO_4である。RHEEDで表面状態を観察した結果、両方の膜共に良好なストリークパターンが観察され、ストリークの間隔はそれぞれの結晶の逆格子から予想される値とほぼ一致した。次に、Y_2O_3膜のみを成長させた試料を用いてMISダイオードを製作し、C-V特性を測定した結果、膜の堆積温度が600℃程度と低く、かつ堆積速度が遅い場合には、界面の電気的特性が優れていることが明らかになった。さらに、この上にYM_nO_3膜を堆積した結果、約0.3Vのメモリウインドウ幅が得られた。来年度には、それぞれの膜厚を最適化してメモリウインドウ幅の拡大を図る予定である。次に、ゾルゲル法を用いてSi基板上にSrBi_2Ta_2O_9膜を形成した結果について述べる。Si基板上に膜を直接堆積すると、アニール温度の上昇と共に界面にSiO_2膜が形成され、分極に基づくC-V特性のヒステリシス幅が狭くなることが明らかとなった。そのため、界面に4nm程度の厚さのSi_3N_4膜を堆積した結果、アニール温度を800℃に上げてもSiO_2膜は形成されず、ヒステリシスの幅が狭くならないことが明らかになった。しかし、現在のSi_3N_4膜ではSiとの界面特性が悪いために、今後は、良好な界面を持つSi_3N_4膜を形成する必要がある。

Research Products
(6 results)

All Other

All Publications (6 results)

[Publications] E.Tokumitsu, R.Nakamura and Hiroshi Ishiwara: "Nonvolatile memory operations of metal-ferroelectric-insulator-semiconducor (MFIS) FET′s Using PLZT/STO/Si (100) struc-tures" IEEE Electron Device Lett.18・4. 160-164 (1997)
[Publications] E.Tokumitsu, T.Shimamura and Hiroshi Ishiwara: "Electrical properties of ferroelectric-capacitor gate Si MOS transistors using P (L) ZT films" Integrated Ferroelectrics,. 15. 137-144 (1997)
[Publications] S-M.Yoon, E.Tokumitsu and Hiroshi Ishiwara: "Preparation of PbZr_XTi_<1-X>O_3/La_<1-X>Sr_XCoO_3 hetero-structures using the sol-gel methoe and their electrical properties" Appl. Surf. Sci.117/118. 447-452 (1997)
[Publications] B-E.Park, I.Sakai, E.Tokumitsu, Hiroshi Ishiwara: "Hysteresis characteristics of vacuum-evaporated ferroelectric PbZr_<0.4>Ti_<0.6>O_3 films on Si (111) substrates using CeO_2 buffer layers" Appl. Surf. Sci.117/118. 432-428 (1997)
[Publications] H.Ishiwara: "Cirrent status and prospects of MFSFETs and related devices" Integrated Ferroelectrics. 17. 11-20 (1997)
[Publications] 石原宏: "強誘電体ゲートFETの作製とニューロン回路への応用" 応用物理. 66・12. 1335-1340 (1997)

1997 Fiscal Year Annual Research Report

単一トランジスタセル構造を持つ新しい強誘電体メモリの研究

Principal Investigator

石原 宏 東京工業大学, 精密工学研究所, 教授 (60016657)

Research Products

[Publications] E.Tokumitsu, R.Nakamura and Hiroshi Ishiwara: "Nonvolatile memory operations of metal-ferroelectric-insulator-semiconducor (MFIS) FET′s Using PLZT/STO/Si (100) struc-tures" IEEE Electron Device Lett.18・4. 160-164 (1997)

[Publications] E.Tokumitsu, T.Shimamura and Hiroshi Ishiwara: "Electrical properties of ferroelectric-capacitor gate Si MOS transistors using P (L) ZT films" Integrated Ferroelectrics,. 15. 137-144 (1997)

[Publications] S-M.Yoon, E.Tokumitsu and Hiroshi Ishiwara: "Preparation of PbZr_XTi_<1-X>O_3/La_<1-X>Sr_XCoO_3 hetero-structures using the sol-gel methoe and their electrical properties" Appl. Surf. Sci.117/118. 447-452 (1997)

[Publications] B-E.Park, I.Sakai, E.Tokumitsu, Hiroshi Ishiwara: "Hysteresis characteristics of vacuum-evaporated ferroelectric PbZr_<0.4>Ti_<0.6>O_3 films on Si (111) substrates using CeO_2 buffer layers" Appl. Surf. Sci.117/118. 432-428 (1997)

[Publications] H.Ishiwara: "Cirrent status and prospects of MFSFETs and related devices" Integrated Ferroelectrics. 17. 11-20 (1997)

[Publications] 石原宏: "強誘電体ゲートFETの作製とニューロン回路への応用" 応用物理. 66・12. 1335-1340 (1997)

石原宏東京工業大学, 精密工学研究所, 教授 (60016657)