1997 Fiscal Year Annual Research Report
ナノメータシリコンデバイスのための近接ダブルショットキーMOSFETの研究
| Project/Area Number |
09450137
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
鳳 紘一郎 東京大学, 大規模集積システム設計教育研究センター, 教授 (60211538)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
藤島 実 東京大学, 大規模集積システム設計教育研究センター, 講師 (60251352)
|
|---|
| Keywords | MOSFET / ショットキー障壁 / トンネル電流 / チタンシリサイド / ニッケルシリサイド / SOI |
|---|
| Research Abstract |
本研究の対象とするダブルショットキーMOSFETは、ソースおよびドレインの接合部にシリサイドとSiの接触によるショットキー接合を用い、通常の拡散(打ち込み)接合の場合の不純物滲み出しを避けて極限的な短チャネル化をねらっている。基板にはノンドープSiを用い、ゲート電圧によって基板電位を下げるとショットキー障壁厚さが薄くなってトンネル電流が増えることを通じて、チャネル電流の制御を行う。このダブルショットキーMOSFETの電流電圧特性を、ショットキー障壁を通るトンネル電流とMOSチャネル電流の理論式を組み合わせて解析的に導き、ドレイン立ち上がり電圧を十分小さく抑えるにはショットキー障壁高さが低いことが必要であることを確かめた。そこで障壁高さの低いTiSi_2によるショットキー接合をソースおよびドレイン部に用い、SOI基板を使ってMOSFETの試作を行った。デバイス試作においては、シリサイド形成の際にTi原子の方が移動することを利用して、セルフ・アライン工程を採用せずにゲート部オフセットのないMOSFETが作れることを明らかにした。試作したデバイスの電気的特性を測定したところ、ゲート電圧印可によってnチャネル形にもpチャネル形にもエンハンスメント動作できることを見出した。またシリサイドとしてNiSi_2を併用すれば、基板ドープしなくてもnチャネルデバイスとpチャネルデバイスを作り分けることが出来る。今後は短チャネル化に有利なことを生かしてサブ0.1μmチャネル長のMOSFET試作に向かうとともに、上記のコンプリメンタリな特徴を生かした新しい回路形式などを追究して行く予定である。
|
