1998 Fiscal Year Annual Research Report

非同期式複合VLSIシステムの設計支援技術に関する研究

Research Project

Project/Area Number	09480049
Research Institution	The University of Tokyo
Principal Investigator	南谷崇東京大学, 先端科学技術研究センター, 教授 (80143684)
Co-Investigator(Kenkyū-buntansha)	上野洋一郎東京電機大学, 工学部, 講師 (70262285) 桑子雅史東京大学, 先端科学技術研究センター, 助手 (20292766) 中村宏東京大学, 先端科学技術研究センター, 助教授 (20212102)
Keywords	非同期式回路 / VLSI設計 / マイクロプロセッサ / アーキテクチャ / 論理設計
Research Abstract	前年度に引き続き、クロック・スキューと配線遅延のために同期式システムが直面する性能限界を突破する非同期式複合VLSIシステムの設計技術の確立を目指して研究を進め、以下の研究成果を得た。 1) DCVSLと呼ばれる2線論理回路方式を使用した非同期式細粒度パイプラインデータパスの構成アルゴリズムを開発して計算機上に実装し、論理合成用ベンチマーク回路に適用して評価を行った。 2) SDIモデルに基づいた非同期式VLSIシステムにおける1線式回路と2線式回路の比較を行い、遅延のばらつきが小さい場合は、1線式回路構成が有利であるとの結論が得られた。また、2線式回路の消費電力は1線式回路の約2倍となることが確認された。 3) 非同期式設計に用いるセルライブラリとして、DCVSL同族類ライブラリ、除算回路用セル、汎用セル、、レジスタファイル用レジスタセル、C素子、アービタ回路の設計を行った。 4) 同期式の除算器では、部分剰余と除数の上位数ビットのみを用いて商を求めるSRT法が広く用いられているが、非同期式回路では平均遅延が小さくなるように回路を構成することで、SRT法よりも簡単な非回復法や回復法を用いてSRT法と同等な性能の除算回路を構成できることを確認した。 5) SDIモデルに基づく非同期式制御回路を設計する手法として、依存性グラフからの回路生成法とSTGからの回路生成法を提案した。この提案手法によって得られる回路の速度向上について評価を行なった。 6) 2線式データパスの完了信号生成回路の構成法を提案し,それをツールとして計算機上に実装し、種々のデータパス回路に適用してその有効性を確認した。 4非同期式パルス論理の設計論を構築するため、データフローグラフからパイプライン回路を合成する手法を提案し、パルス論理で動作する非同期式プロセッサの論理設計例を示し、ペトリネットの部分グラフから順序回路を合成する手法を提案した。

Research Products
(9 results)

All Other

All Publications (9 results)

[Publications] 籠谷、岡本、南谷: "同期式回路スケジューリング法に基づいた非同期式回路設計のための依存性グラフ作成法" 電子情報通信学会論文誌A. Vol.J82-A,No.2. 239-246 (1999)
[Publications] 今井、中村、南谷: "SDIモデルに基づいた非同期式パイプライン・データパスの論理合成" 情報処理学会論文誌. Vol.40,No.4(掲載予定). (1999)
[Publications] Y.Kameda,S.V.Polonsky,M.Maezawa,T.Nanya: "Self-timed parallel adders based on DI RSFQ primitives" to appear in IEEE Trans.on Applied Superconductivity. (1999)
[Publications] Takashi Nanya: "Asynchronous microprocessor architecture and design(invited paper)" Proc.FED-PDI Joint Confrence on 21th Century Electron Devices(FPC'98). (1998)
[Publications] T.Nanya,他: "Scalable-Delay-Insensitive Design:A high-performance approachto dependable asynchronous systems(Invited paper)" Proc.International Symp.on Future of Intellectual Integrated Electronics,Sendai. (1999)
[Publications] 南谷崇: "微細化進行に配線遅延の壁" 電子ジャーナル. 1998年5月号. 19 (1998)
[Publications] 南谷、今井、小沢: "非同期技術の潮流と実践のアプローチ" エレクトロニクス. Vol.43,No.8. 65-74 (1998)
[Publications] 南谷崇: "非同期式プロセッサTITAC-2の開発" 電子情報通信学会誌. Vol.81,No.8. 821-829 (1998)
[Publications] 南谷崇: "非同期式コンピュータ" Computer Today. No.89. 25-30 (1999)

1998 Fiscal Year Annual Research Report

非同期式複合VLSIシステムの設計支援技術に関する研究

Principal Investigator

南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)

Research Products

[Publications] 籠谷、岡本、南谷: "同期式回路スケジューリング法に基づいた非同期式回路設計のための依存性グラフ作成法" 電子情報通信学会論文誌A. Vol.J82-A,No.2. 239-246 (1999)

[Publications] 今井、中村、南谷: "SDIモデルに基づいた非同期式パイプライン・データパスの論理合成" 情報処理学会論文誌. Vol.40,No.4(掲載予定). (1999)

[Publications] Y.Kameda,S.V.Polonsky,M.Maezawa,T.Nanya: "Self-timed parallel adders based on DI RSFQ primitives" to appear in IEEE Trans.on Applied Superconductivity. (1999)

[Publications] Takashi Nanya: "Asynchronous microprocessor architecture and design(invited paper)" Proc.FED-PDI Joint Confrence on 21th Century Electron Devices(FPC'98). (1998)

[Publications] T.Nanya,他: "Scalable-Delay-Insensitive Design:A high-performance approachto dependable asynchronous systems(Invited paper)" Proc.International Symp.on Future of Intellectual Integrated Electronics,Sendai. (1999)

[Publications] 南谷 崇: "微細化進行に配線遅延の壁" 電子ジャーナル. 1998年5月号. 19 (1998)

[Publications] 南谷、今井、小沢: "非同期技術の潮流と実践のアプローチ" エレクトロニクス. Vol.43,No.8. 65-74 (1998)

[Publications] 南谷 崇: "非同期式プロセッサTITAC-2の開発" 電子情報通信学会誌. Vol.81,No.8. 821-829 (1998)

[Publications] 南谷 崇: "非同期式コンピュータ" Computer Today. No.89. 25-30 (1999)

南谷崇東京大学, 先端科学技術研究センター, 教授 (80143684)

[Publications] 南谷崇: "微細化進行に配線遅延の壁" 電子ジャーナル. 1998年5月号. 19 (1998)

[Publications] 南谷崇: "非同期式プロセッサTITAC-2の開発" 電子情報通信学会誌. Vol.81,No.8. 821-829 (1998)

[Publications] 南谷崇: "非同期式コンピュータ" Computer Today. No.89. 25-30 (1999)