1997 Fiscal Year Annual Research Report
| Project/Area Number |
09480054
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
藤原 秀雄 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (70029346)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
井上 美智子 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (30273840)
井上 智生 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (40252829)
増澤 利光 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (50199692)
|
|---|
| Keywords | テスト容易化設計 / テスト容易化合成 / 高位合成 / VLSIテスト / データフローグラフ / レジスタ転送レベル / データパス / スキャン設計 |
|---|
| Research Abstract |
今年度は、VLSIの設計プロセスの各レベル(動作記述レベル、レジスタ転送レベル、ゲート論理レベル)に対するテスト容易性、各合成段階(高位合成、論理合成)に対するテスト容易化合成手法に関する研究を行った。具体的な研究成果を以下に示す。
1.テスト容易化高位合成法:レジスタ転送レベルでのテスト容易性な性質として「弱可検査法」を定義し、任意の動作設計から弱可検査なデータパスを合成する高位合成手法を考案した。データフローグラフから合成後のデータパスが弱可検査となるための十分条件である設計目標の抽出法を示し、スケジューリング、バインディングに関して、時間制約の下で面積が小さくかつ弱可検査なデータパスを合成する手法を示した。ベンチマークを用いて、従来の高位合成法で合成される回路と比較実験を行った結果、従来法では高い故障検出率が達成されないのに対して、提案手法では性能、面積を損なうことなく100%近い故障検出率を達成している。
2.レジスタ転送レベルテスト容易化設計法:レジスタ転送レベルデータパスのテスト容易性として、先の弱可検査性よりさらにテスト容易な「強可検査性」なる性質を定義し、レジスタ転送レベルの任意のデータパス設計回路を強可検査にするテスト容易化設計法、および強可検査なデータパス回路に対する高速のテスト系列生成法を考案した。理論的、実験的、両面から提案手法は、従来のスキャン設計法に比較して、高速に、より少ない面積オーバーヘッドで、より短いテスト系列を求めることができることを示した。ここで提案した方法は、100%の故障検出効率を達成することができる。
3.部分スキャンテスト容易化設計法:組合せテスト生成アルゴリズムでテスト生成可能な順序回路である「内部平衡構造」順序回路を定義し、内部平衡構造に基づく部分スキャン設計法を提案した。さらに、順序回路内のフリップフロップに限らず信号線をバイパスフリップフロップに置き換えるテスト容易化設計法も考案した。ここで提案した方法は、100%の故障検出効率を達成することができる。
|
-
[Publications] 和田 弘樹: "完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法" 電子情報通信学会,信学技報. VLD97-81 FTS97-44. 15-22 (1997)
-
[Publications] 東村 剛嗣: "弱可検査性のための設計目標抽出を利用したデータパス高位合成" 電子情報通信学会,信学技報. FTS97-64. 9-16 (1997)
-
[Publications] 高崎 智也: "Partial Scan Design Methods Based on Internally Balanced Structure" Asia and South Pacific Design Automation Conference 1998. Feb. (1998)
-
[Publications] 井上 美智子: "High-Level Synthesis for Weakly Testable Data Paths" IEICE Trans.on Information & Systems. Vd.E81-D No.7. (1998)
