上流からのVLSIテスト容易化合成に関する基礎研究

1998 Fiscal Year Annual Research Report

• Project/Area Number: 09480054
• Research Institution: Nara Institute of Science and Technology
• Principal Investigator: 藤原 秀雄 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (70029346)
• Co-Investigator(Kenkyū-buntansha): 井上 美智子 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (30273840) ; 井上 智生 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (40252829) ; 増澤 利光 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (50199692)
• Keywords: テスト容易化設計 / テスト容易化合成 / 高位合成 / VLSIテスト / データフローグラフ / レジスタ転送レベル / データパス / コントローラ

Research Abstract

平成10年度は、平成9年度に引き続き、VLSIの設計プロセスの各レベル(動作記述レベル、レジスタ転送レベル、ゲート論理レベル)に対するテスト容易性、各合成段階(高位合成、論理合成)に対するテスト容易化合成手法に関する研究を行った。具体的な研究成果を以下に示す。
1. 無閉路部分スキャン設計を指向したデータパスのテスト容易化高位合成法:
無閉路構造に基づく部分スキャン設計のための、データバスのテスト容易化高位合成手法を提案した。スケジュールされた動作記述(データフローグラフ)に対して、面積(リソース数)の最小性を満たしながら、無閉路化のためのスキャンレジスタ数を最小にする演算器とレジスタのバインディングに関する発見的手法そ提案した。提案手法は、テストへ容易性を考慮しない従来手法と比較して、面積(演算器数、レジスタ数、マルザーブレクサ数)を増やすことなく、無閉路化のためのスキャンレジスタ数の少ないレジスタ転送レベルデータパスを合成することができる。ベンチマーク回路により実験を行いその有効性を示した。
2. 完全故障検出効率を保証するコントローラの非スキャンテスト容易化設計法:
有限状態機械(FSM)から論理合成されたコントローラに対して、完全故障検出効率を保証する非スキャンテスト容易化設計法を提案した。従来より、完全故障検出効率を達成するテストへ生成法として、コントローラの組合せ回路部のテストパターンを生成し、スキャンフリップフロップを利用してそのテストパターンを印加するスキャン方式が利用されている。しかし、スキャン方式の場合、テスト系列が長くなる、実動作速度でテスト実行できない、などの問題が指摘されている。本研究では、コントローラの組合せ回路部のテストパターンをスキャンフリップフロップを用いず、FSMの状態遷移を利用しでて加する手法を提案した。提案手法は、回路の実動作速度でテスト実行可能で、従来法と比べてテスト実行時間が短い、また、ベンチマークによる実験結果から、面積オーバーヘッドも小さいことを示した。

Research Products

• [Publications] 井上美智子: "An Approach to Test Synthesis from Higer Level" INTEGRATION, the VLSI journal. 26. 101-116 (1998)
• [Publications] 井上美智子: "High-Level Siynthosis for Weakly Testable Data Paths" IEICE Trans.Inf.& Syst.E81-D,7. 645-653 (1998)
• [Publications] 大竹 哲史: "完全故障検出効率を保証するコントローラの非スキャンテスト容易化設計法" 電子情報通信学会論文誌D-I. J81-D-I,12. 1259-1270 (1998)
• [Publications] Debesh K.Das: "New DFT Techniquesof Non-Sean Sequential Circuits with Couplete Fault Efficiency" 電子情報通信学会,信学技報. FTS98-115. 73-80 (1998)
• [Publications] 高崎 智也: "無閉路部分スキャン設計を指向したデータパスのテスト容易化高位合成" 電子情報通信学会,信学技報. FTS98-114. 65-72 (1998)
• [Publications] 大竹 哲史: "A non-scan DFT method for controllers to achieve complete fault efficiency" IEEE the 7th Asian Test Symposium. 204-211 (1998)
• [Publications] 井上美智子: "IEEE the 7th Asian Test Symposium" A high-level synthesis method for weakly testable data paths, 40-45 (1998)