1997 Fiscal Year Annual Research Report

超高並列多値演算集積回路チップファミリの試作とその応用に関する研究

Research Project

Project/Area Number	09558025
Research Institution	Tohoku University
Principal Investigator	亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)
Co-Investigator(Kenkyū-buntansha)	張山昌論東北大学, 大学院情報科学研究科, 助手 (10292260) 羽生貴弘東北大学, 大学院情報科学研究科, 助教授 (40192702)
Keywords	電流モード多値集積回路 / Reed-Muller展開 / 高並列演算回路 / 低消費電力多値集積回路 / 電力源制御 / 算術演算回路
Research Abstract	シンボルレベルで記述された入出力演算仕様に対して、ディジット間の高並列性を満たす多値符号割当、すなわち入力変数に対する出力の依存度を減少させる多値符号化について、考察を行った。線形演算回路の拡張から見出された行列変換に基づき項数を削減を繰り返すことにより、Reed-Muller展開による高並列演算回路の合成に成功した。これは、行列変換により非零要素数をできるだけ少なくするスパース化をに帰着させている。しかしながら、この手法は符号長がかなり長くなるため、符号長の拘束条件のもとに最大の並列度を実現する最適符号化法を開発することが将来の課題である。多値符号化に適合する演算回路を実現するため、高駆動能力を有する2線式多値電流モード集積回路の、高性能化と低消費電力化も検討した。ソース結合形電流モード多値集積回路において、直列接続されたカレントミラーとスレショルドディテクタにかかる電圧を適切に配分することにより、遅延時間を最小化すると共に、基準電流を小さくすることによる低消費電力化を達成する、最適設計法を考案した。また、電流源を制御することにより、実際に稼動している部分のみに電力を与えるため、マイクロプログラム制御による電力制御方式や、自律的な電力制御を可能にする非同期制御方式を提案することができた。今後は、これらの方式の総合的評価を行い、実チップによる性能評価を行う予定である。

Research Products
(7 results)

All Other

All Publications (7 results)

[Publications] T.Hanyu, S.Kazama and M.Kameyama: "Design and Implementation of a Low-Power Multiple-Valued Current-Mode Integrated Circuite with Current-Source Control." IEICE Trans.Electron.Vol.E80-C No.7. 941-947 (1997)
[Publications] T.Hanyu, M.Arakaki and M.Kameyama: "Design and Evaluation of a 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" IEICE Trans.Electron.vol.E80-C No.7. 948-955 (1997)
[Publications] T.Hanyu, M.Arakaki and M.Kameyama: "One-Transistor-Cell 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" Proc.of the 1997 IEEE International Symposium on Multiple-Valued Logic. 175-180 (1997)
[Publications] T.Hanyu, K.Teranishi and M.Kameyama: "Multiple-Valued Logic-in-Memory VLSI Based on a Flating-Gate-MOS Pass-Transistor Network" Technical Digest of 1998 IEEE International Solid State Circuits Conference. 194-195,437 (1998)
[Publications] 斉藤, 羽生, 亀山: "電流モードディープサブミクロン多値集積回路の最適設計とその応用" 電子情報通信学会論文誌D-I. Vol.J81-D-I No.2. (1998)
[Publications] 羽生, 寺西, 亀山: "ディジットパラレル多値CAMの構成と評価" 電子情報通信学会論文誌D-I. Vol.J81-D-I No.2. (1998)
[Publications] 霜触、亀山: "行列変換に基づくReed-Muller展開と高性能論理演算回路への応用" 電子情報通信学会論文誌D-I. Vol.J81-D-I No.2. (1998)

1997 Fiscal Year Annual Research Report

超高並列多値演算集積回路チップファミリの試作とその応用に関する研究

Principal Investigator

亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)

Research Products

[Publications] T.Hanyu, S.Kazama and M.Kameyama: "Design and Implementation of a Low-Power Multiple-Valued Current-Mode Integrated Circuite with Current-Source Control." IEICE Trans.Electron.Vol.E80-C No.7. 941-947 (1997)

[Publications] T.Hanyu, M.Arakaki and M.Kameyama: "Design and Evaluation of a 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" IEICE Trans.Electron.vol.E80-C No.7. 948-955 (1997)

[Publications] T.Hanyu, M.Arakaki and M.Kameyama: "One-Transistor-Cell 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" Proc.of the 1997 IEEE International Symposium on Multiple-Valued Logic. 175-180 (1997)

[Publications] T.Hanyu, K.Teranishi and M.Kameyama: "Multiple-Valued Logic-in-Memory VLSI Based on a Flating-Gate-MOS Pass-Transistor Network" Technical Digest of 1998 IEEE International Solid State Circuits Conference. 194-195,437 (1998)

[Publications] 斉藤, 羽生, 亀山: "電流モードディープサブミクロン多値集積回路の最適設計とその応用" 電子情報通信学会論文誌D-I. Vol.J81-D-I No.2. (1998)

[Publications] 羽生, 寺西, 亀山: "ディジットパラレル多値CAMの構成と評価" 電子情報通信学会論文誌D-I. Vol.J81-D-I No.2. (1998)

[Publications] 霜触、亀山: "行列変換に基づくReed-Muller展開と高性能論理演算回路への応用" 電子情報通信学会論文誌D-I. Vol.J81-D-I No.2. (1998)

亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)