1998 Fiscal Year Annual Research Report
超高並列多値演算集積回路チップファミリの試作とその応用に関する研究
| Project/Area Number |
09558025
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
張山 昌論 東北大学, 大学院・情報科学研究科, 助手 (10292260)
羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
|
|---|
| Keywords | Reed-Muller展開 / 分割理論 / 高並列演算回路 / ロジックインメモリVLSI / 電流モード多値集積回路 / 電流源制御 / 非同期多値演算回路 |
|---|
| Research Abstract |
高並列演算回路の設計法として、既に考察したReed-Muller展開以外にも、分割理論に基づく符号割当法、階層的符号割当などの重要性も見出し、これらの方法の総合的評価を行っている。
1. 分割理論による設計法 順序回路の状態割当に用いられている分割理論を導入して、分割の前要素の連鎖関係に着目した効率的探索に基づく符号割当方法を考案している。すなわち、前要素の連鎖関係が閉じている分割集合に着目する。これにより、より並列性の高い一般化されたクラスの演算システムを設計できる。
2. 階層的符号割当 一例として、SD数系に基づく算術演算において、SD数1桁の符号表現を工夫することにより全加算器モジュールなどの高並列化を達成する。すなわち、複数種類の符号体系を階層的に組合せることにより、実用性の高い演算回路を構築している。
また、高並列演算回路に記憶機能をマージさせるロジックインメモリへの応用も考案している。これらの高並列演算アルゴリズムをインプリメントする回路技術として、2線式電流モード多値集積回路を本研究では考察しているが、回路の内部状態の可制御性と可観測性に優れていることに着目し、非同期制御や適応制御の概念に基づく低消費電力・高速動作が可能であることを見出している。
3. 電流モード回路の非同期制御 クロックを用いる同期システムと異なり、演算の完了を自律的に検出し、有効データが到来した部分の回路だけをアクティブにする非同期システムの構成が、本電流モード回路では比較的容易に行えることも見出している。また、クロック周期、電源電圧、トランジスタのしきい電圧を、リアルタイムで最適かつ適応的に制御する方式への発展も検討中である。
|
-
[Publications] T.Hanyu,T.Saito,M.Kameyama: "Asynchronous Multiple-Valued VISI System Based on Dual-Rail Current-Mode Differential Logic" IEEE Proc.The 28th International Symposium on Multiple-Valued Logic. 134-139 (1998)
-
[Publications] Michitaka Kameyama: "Construction of Intelligent Integrated Systems Based on New Concepts" 17th Symposium on Future Electron Devices. 41-46 (1998)
-
[Publications] 池 司,羽生 貴弘,亀山 充隆: "セルフチェッキング機能を有するソース結合形電流モード多値論理システムの構成" 平成10年度電気関係学会東北支部連合大会. 315 (1998)
-
[Publications] 池司,羽生貴弘,亀山充隆: "2線式電流モード回路を用いたセルフチェッキング多値VLSIシステム" 多値論理研究ノート. Vol.21,No.11. 1-7 (1998)
