1999 Fiscal Year Annual Research Report
超高並列多値演算集積回路チップファミリの試作とその応用に関する研究
| Project/Area Number |
09558025
|
|---|
| Research Institution | TOHOKU UNIVERSITY |
|---|
Principal Investigator |
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
張山 昌論 東北大学, 大学院・情報科学研究科, 助手 (10292260)
羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
|
|---|
| Keywords | 2線式電流モード多値集積回路 / ロジックインメモリVLSI / セルフチェッキング回路 / 算術演算回路 / 非同期式多値演算回路 / 高並列演算回路 |
|---|
| Research Abstract |
集積回路技術は極限微細化に向けて進展しているが、能動素子自体のスイッチング時間遅れよりも、内部配線の複雑さに起因する性能劣化が避けられない状況になりつつある。また、メモリと演算部が完全に分離したアーキテクチャでは、メモリ・演算部間のデータ転送に限界が生じることになる。
フローティングゲートMOSトランジスタを活用してトランジスタレベルで「記憶機能」と「演算機能」を一体化させることにより、組合せ回路内に記憶機能を分散化させてメモリと演算器間の通信ボトルネックを解消すると共に、記憶機能を有するパストランジスタ論理に基づき算術・論理演算回路を高性能化できる、世界初の多値ロジックインメモリVLSIアーキテクチャを考案した。
この典型例として、32ビット(4値16桁)の入力ワードと1メガビットの全記憶ワードとの大小比較演算を完全並列に実行する、4値ロジックインメモリVLSIを開発し、従来の2値方式による同等機能のものと比較した結果、本方式に基づく実現ではチップ面積を42%、演算速度を26倍、消費電力を21%にそれぞれ大幅に高性能化できることが明らかにした。
さらに、記憶機能と演算機能を一体化して通信ボトルネックを極限まで減少させる新しいFPGAアーキテクチャの構築法や、演算回路と記憶回路への供給電源を統一的に制御できる新しい低消費電力VLSIシステムの構成法、2線式多値電流モード集積回路に基づくセルフチェッキングVLSI、非同期VLSI、電流モード多値回路との融合による算術演算回路のさらなる高性能化、高性能VLSIシステム実現に向けた新しい機能デバイス開発への指針を提示するなど、次世代超高性能VLSIシステム実現へ向けた革新的な基盤技術を提案できた。
|
-
[Publications] Takahiro Hanyu and Michitaka Kameyama: "Multiple-Valued Logic-in-Memory VLSI Based on Floating-Gate-MOS Pass-Transistor Logic"IEICE Trans.Electron.. Vol.E82-C No.9. 1662-1668 (1999)
-
[Publications] Michitaka Kameyama,Takahiro Hanyu and Masanori Hariyama: "Innovation of Intelligent Integrated System Architecture"International Symposium on Future of Intellcetual Integrated Electronics. 231-247 (1999)
-
[Publications] Takahiro Hanyu,Hiromitsu Kimura and Michitaka Kameyama: "Multiple-Valued Content-Addressable Memory Using Metal-Ferroelectric-Semiconductor FETs"IEEE Proceedings of The Twenty-Ninth International Symposium on Multiple-Valued Logic. 30-35 (1999)
-
[Publications] Takahiro Hanyu,Tsukasa Ike and Michitaka Kameyama: "Self-Cheking Multiple-Valued Circuit Based on Dual-Rail Current-Mode Differential Logic"IEEE Proceedings of The Twenty-Ninth International Symposium on Multiple-Valued Logic. 275-279 (1999)
-
[Publications] S.Kameyama,T.Hanyu and M.Kameyama: "Design of Multiple-Valued Logic-in-Memory VLSI Based on Linear Summation"Proc. 1st Korea-Japan Joint Symposium On MVL. 211-218 (1999)
-
[Publications] 羽生貴弘,亀山充隆: "2色2線符号化に基づく非同期電流モード多値VLSIシステム"電子情報通信学会技術報告資料. ICD99-166. 41-47 (1999)
-
[Publications] 杉山智弘,羽生貴弘,亀山充隆: "2値論理合成CADを活用した多値 VLSIシステムの自動設計"電子情報通信学会総合大会(春季). A-3-4. (1999)
-
[Publications] 羽生貴弘,亀山充隆: "2色2線符号化に基づく多値非同期 VLSIシステムの構成"電子情報通信学会総合大会(春季). C-12-26. (1999)
-
[Publications] 羽生貴弘,亀山充隆: "2色2線符号化に基づく多値非同期 VLSIシステムの構成"電子情報通信学会総合大会(春季). C-12-26. (1999)
-
[Publications] 帰山隼一,羽生貴弘,亀山充隆: "ロジックインメモリ構造に基づく最小パターンマッチング VLSI""電気関係学会東北支部連合大会. 2H14. (1999)
