1998 Fiscal Year Annual Research Report
画像認識のための実時間再構成型シグナルプロセッサの試作
| Project/Area Number |
09558026
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
青木 孝文 東北大学, 大学院・情報科学研究科, 助教授 (80241529)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小林 孝次 株式会社山武, ビルシステム開発生産統括部・プロダクト開発部第4グループ, 次長
|
|---|
| Keywords | 算術演算アルゴリズム / 算術演算回路 / ハードウェアアルゴリズム / VLSI / 信号処理 / 集積回路 / 画像認識 / 冗長数系 |
|---|
| Research Abstract |
平成10年度は,実時間再構成型シグナルプロセッサの演算器コアの詳細設計および試作を実施した.
1. 再構成型シグナルプロセッサの演算器コア(3種類の実数/複素数演算モードを実現する演算器コア)の設計・試作を実施した.回路技術としてはVDECより提供される0.5μm CMOSプロセスを使用し,HDLによる論理設計,フルカスタムレイアウト設計を行うとともに,LVS照合,パラメータ抽出,HSPICEによる動作検証,デザインルールチェックなどを行い.チップの設計・試作を完了した.この結果,演算器コアの遅延が13.2ns,実効面積が1.40mmX2874mm,トランジスタ数が15,108となった.再構成に伴うオーバーヘッドはトランジスタ数にして,全体の8.9%と極めて低く抑えられた.16ビットの実数乗算器をコアとして採用した場合に比較して,約4倍の高速性が達成できることが明らかになった.
2. 位相限定相関処理のさらなる高速化を目指す場合,シグナルプロセッサにFFT専用演算器コアを搭載することが有効であることが判明した.このため,FFT専用演算器の構成の基本となる冗長複素数乗算器の設計・試作を実施した.本乗算器は.実部・虚部ともに8ビットの2進数データを入力し,SRCLAによる数系変換回路により,実部・虚部ともに17ビットの2進数データを出力することが可能である.すでに試作が完了し,現在,LSIテスタによる測定が実施されている.
3. 上記と並行して,位相限定相関法の応用分野を顔画像認識や部品認識へ拡張するために,画像の平行移動量のみならず回転量をも検出可能な回転不変位相限定相関法を検討し,実際に12種類の異なる部品の認識へ試験的に適用し,100%の認識率を達成した.
|
-
[Publications] 星健一: "冗長複素数系とその応用" 電子情報通信学会技術研究報告(VLD97-137). 97・577. 111-118 (1998)
-
[Publications] 佐々木孝樹: "顔画像認識における相関関数の性能評価" 電子情報通信学会総合大会予稿集. D-12-61. 260 (1998)
-
[Publications] 佐々木宏: "回転不変位相限定相関による画像の回転角度計測について" 映像情報メディア学会技術報告. 22・45. 55-60 (1998)
-
[Publications] T.Aoki: "Redundant Complex Arithmetic and Its Application to Complex Multiplier Design" Proc.of the 29th IEEE Int.Symp.on Multiple-Valued Logic. (採録決定). (1999)
-
[Publications] T.Aoki: "Beyond-Binary Arithmetic Algorithms" Proc.of the Int.Symp.on Future of Intellectual Integrated Electronics. (採録決定). (1999)
