1トランジスタセル多値連想メモリの試作とその応用

1997 Fiscal Year Annual Research Report

• Project/Area Number: 09558027
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: Tohoku University
• Principal Investigator: 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• Co-Investigator(Kenkyū-buntansha): 張山 昌論 東北大学, 大学院・情報科学研究科, 助手 (10292260) ; 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
• Keywords: 多値連想メモリ / フローティングゲートMOSトランジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理

Research Abstract

人間の行なっている「しなやかな情報処理」を行なうため、本研究では、記号やパターン、画素など非数値データ処理に適した専用ハードウェアとして、多値VLSI回路技術に基づく超高性能連想メモリ(CAM)の設計・試作することを目的とする。上記目的達成のため、本年度は「論理機能と記憶機能を一体化させた」CAM回路設計の概念を提案すると共に、これをフローティングゲートMOSトランジスタに基づき直接実現する具体的設計方法を考案した。以下、本年度実施した詳細な研究内容を列挙する:
(1)多値CAMで行なう非数値データ処理を分類し、知能情報処理に必要不可欠であると考えられる比較論理演算のみを抽出した。また、抽出された比較論理演算を効率的に実行する多値CAMハードウェアアルゴリズムを決定した。また、仕様化された多値CAMハードウェアアルゴリズムに基づき、多値CAMセルとその周辺回路部の演算機能を、「ハードウェア実現のし安さ」の観点から詳細に定義した。すなわち、CAMではCAMセルアレイ部が2次元的にハードウェア量を必要とすることを考慮して、CAMセルの演算機能をできるだけ単純化させるように演算の分散化を実行した。
(2)上記で決定した演算機能を実現するトランジスタ回路の設計を行なう。CAMセルの演算機能を「プログラム可能なしきい演算」機能に設定した場合、これはフローティングゲートMOSトランジスタ1個で実現できることになる。ここで、トランジスタのしきい値電圧は、多値記憶データに対応している。また、アクセス速度とチップ面積、動的消費電力の観点からこのフローティングゲートMOSトランジスタのサイズを決定した。
(3)現有のCADENCE製VLSI設計CADを用いて、上記提案の回路のレイアウト設計を行った。レイアウトされた回路からパラメータ抽出を行い、再度PSPICEによる性能評価を行った。シミュレーション結果に基づき、所望の性能が得られるまでレイアウトの修正などを繰り返し行った。このレイアウトのネットリストのデータを、CMP(フランスのVLSIチップ試作サービス)へ転送し、試作依頼を行った。
試作されたサンプルチップを、購入したHP製タイミングアナライザにより動作特性を現在計測中である。これらのテストチップ計測結果に基づき、次年度以降のより大規模な多値CAMチップの設計指針を考察しておく。
以上の研究成果は、世界の最先端集積回路研究として最も有名な国際会議、1998 ISSCCに採録されるなど世界的に広く認識されている。

Research Products

• [Publications] T.Hanyu: "One-Transister-Cell 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" Proc.of IEEE 27th International Symposium on Multiple-Valued Logic. 27. 175-180 (1997)
• [Publications] M.Hariyama: "Collision Detection VLSI Processor for Intelligent Vehicles Based on a Hierarchical Obstacle Representation" IEEE Conterence on Intelligent Fransportation Systems. (1997)
• [Publications] 張山,昌論: "高安全自動車用軌道計画VLSIプロセッサシステムの構成" 電子情報通信学会フォールトトレラントコピューティング研究会. (1997)
• [Publications] T.Hanyu: "Design and Evaluation of a 4-Valued Universal-Literal CAM for Cellular Logic Image Recesing" IEICE Trans.Electronics,. E80-C・7. 948-955 (1997)
• [Publications] 寺西要: "パスゲート論理に基づくディジットパラレル多値連想メモリの設計" 平成9年度電気関係学会東北支部連合大会予稿集. 41 (1997)
• [Publications] 佐々木和宏: "階層的直方体表現に基づく衝突チェックVLSIプロセッサの構成" 平成9年度電気関係学会東北支部連合大会予稿集. 228 (1997)
• [Publications] M.Hariyama: "Path Planning VLSI Processor System for Intelligent Vehicles" 第15回日本ロボット学会学術講演会予稿集. 1025-1026 (1997)
• [Publications] T.Hanyu: "Multiple-Valued Logic-in-Memory VLSI Based on a Floating-Gate-MOS Pass-Transistor Network" 1998 Digest of IEEE International Solid-State Circuits Conference. 41. 194-195 (1998)
• [Publications] 羽生貴弘: "ディジットパラレル多値CAMの構成と評価" 電子情報通信学会和文誌DI. J81-DI-2. 151-156 (1998)
• [Publications] T.Hanyu: "Multiple-Valued Floating-Gate-MOS Pass Logic and Its Application to Logic-in-Memory VLSI" Proc.of IEEE 28th International Symposium on Multiple-Valued Logic. 28(掲載決定). (1998)