1998 Fiscal Year Annual Research Report
| Project/Area Number |
09558027
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
張山 昌論 東北大学, 大学院・情報科学研究科, 助手 (10292260)
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| Keywords | 多値連想メモリ / フローティングゲートMOSトランジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理 |
|---|
| Research Abstract |
人間の行なっている「しなやかな情報処理」を行なうため、本研究では、記号やパターン、画素など非数値データ処理に適した専用ハードウェアとして、多値VLSI回路技術に基づく超高性能連想メモリ(CAM)の設計・試作することを目的とする。上記目的達成のため、本年度は「論理機能と記憶機能を一体化させた」CAM回路を試作し、その性能評価をした。また、多値CAMの試作を通じて、CAMを活用した高性能VLSIプロセッサアーキテクチャの考察を行った。以下、本年度実施した詳細な研究内容を列挙する:
(1) 多値CAMセルと小規模なCAMチップの試作:
現有のCADENCE製VLSI設計CADを用いて、昨年度までに考察した多値CAM設計に基づき、本年度は多値CAM回路の試作を行った。この際、昨年度に試作したCAMチップの問題点を再検討した。
(2) 試作チップの基本動作試験:
試作チップの基本動作測定のため、計測制御用高性能パソコン、GPIBインターフェイスボード、各種マルチメータやデジタルストレージスコープのGPIB制御により自動計測装置の立ち上げを行った。なお、試作チップの受け渡しが当初予定より大幅に遅れたため、来年度も引き続きチップ性能評価続行し、問題点等の検討を行う予定である。
(3) 多値CAMチップに基づくVLSIプロセッサアーキテクチャの考察:
高性能なCAMの処理に適する大規模な非数値データ処理の典型的な応用例についていくつか検討し、これらの有用性について知見を得た。例えば、本研究の多値CAMは「記憶機能と演算機能がデバイスレベルで一体化」されているため、粒度の細かいデータフロー計算システムや細粒度の非同期システムの構築に向いていることを見い出だした。
なお以上の研究成果は、多値論理研究で最も有名な国際会議、1999 IEEE International Symposium on Multiple-Valued Logicにて1999年5月発表予定である。
|
Research Products
(6 results)
-
[Publications] 羽生貴弘: "フローティングゲートMOSトランジスタを用いた多値ロジックインメモリVLSIの構成" 電子情報通信学会技術報告. ICD98-36. 1-8 (1998)
-
[Publications] T.Hanyu: "Multiple-Valued Floating-Gate-MOS Pass Logic and Its Application to Logic-in-Memory VLSI" Proc.of 1998 IEEE International Symposium on Multiple-Valued Logic. 28. 270-275 (1998)
-
[Publications] 工藤隆男: "ロジックインメモリアーキテクチャに基づく道路抽出VLSIプロセッサとその評価" 平成10年度電気関係学会東北支部連合大会予稿集. 314 (1998)
-
[Publications] 羽生貴弘: "フローティングゲートMOSトランジスタを用いたユニバーサルソテラル形多値ロジックアレー" 多値論理研究ノート. 21. 12-1-12-9 (1998)
-
[Publications] 木村啓明: "強誘電体キャパシタを用いた多値連想メモリVLSIの構成" 電子情報通信学会「多値論理とその応用」研究会技術研究報告. MVL99. 53-60 (1999)
-
[Publications] T.Hanyu: "Multiple-Valued Content-Addressable Memory Using Metal-Ferroelectric-Semiconductor FETs" Proc.of 1999 IEEE International Symposium on Multiple-Valued Logic. 29(to be published). (1999)
