1999 Fiscal Year Annual Research Report

1トランジスタセル多値連想メモリの試作とその応用

Research Project

Project/Area Number	09558027
Research Institution	Tohoku University
Principal Investigator	羽生貴弘東北大学, 大学院・情報科学研究科, 助教授 (40192702)
Co-Investigator(Kenkyū-buntansha)	亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)
Keywords	多値連想メモリ / フローティングゲートMOSトランジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理
Research Abstract	本年度は「論理機能と演算機能を一体化させた」ロジックインメモリ構造CAMの基本回路構成を再検討すると共に、新しいCAMチップ用基本回路を試作した。また、多値CAMの試作を通じて、ロジックインメモリ構造の適合する高性能VLSIプロセッサアーキテクチャについて考察を行った。以下、本年度実施した詳細な研究内容を列挙する: (1)前年度試作したCAM回路に関する検討: 標準CMOSプロセス(2層ポリシリコン)にて、多値CAM基本回路の構成要素である「フローティングゲートMOSトランジスタ」を試作する実験を前年度まで試みた。しかしながら、デバイス専用のプロセスラインではないため所望のデバイス特性を安定に得ることが困難であった。そこで、多値CAM回路の実現に必要な「多値しきい演算と多値記憶」機能をより安定に実現できる回路構成方法を検討した。 (2)改良した多値CAM回路の試作: 上記で新しく改良した多値CAM用基本回路を設計し、これをフランスのVLSIチップ試作サービスにて、試作する手配をした。 (3)多値ロジックインメモリ構造に基づくVLSIプロセッサアーキテクチャの考察: 上述したように、標準プロセスでも容易に実現可能な基本回路の構成を用いて、これに適合する「より大規模なVLSIシステム」について考察すると共に、具体的な適用分野に関して検討した。なお以上の研究成果は、多値論理研究で世界で最も権威のある国際会議、lEEE lnt.Symposium on Multiple-Valued Logicにて2000年5月末に発表予定である。

Research Products
(8 results)

All Other

All Publications (8 results)

[Publications] 堀井崇史: "処理要素間配線数の最小化に着目したロジックインメモリ VLSI システムのハイレベルシンセシス"電子情報通信学会春季全国大会予稿集. A-3-5. 109 (1999)
[Publications] 帰山隼一: "ロジックインメモリ構造に基づく最小距離パターンマッチング VLSI"電気関係学会東北支部連合大会予稿集. 2H14. 271 (1999)
[Publications] S.Kaeriyama: "Design of Multiple-Valued Logic-in-Memory VLSI Based on Linear Summation"The First Korea-Japan Joint Symposium on Multiple-Valued Logic. 1. 211-218 (1999)
[Publications] 堀井崇史: "モジュール間転送時間を考慮したロジックインメモリ VLSI システムのハイレベルシンセシス"第59回情報処理学会全国大会予稿集. 1H2. 13-14 (1999)
[Publications] T.Hanyu: "Muitiple-Valued Content-Addressable Memory Using Metal-Ferroelectric-Semiconductor FETs"Proc. Of 29th IEEE International Symposium on Muitiple-Valued Logic. 29. 30-35 (1999)
[Publications] T.Hanyu: "Multiple-Valued Logic-in-Memory VLSI Architecture Based on Floating-Gate-MOS Pass-Transistor Logic"IEICE Trans. Electronics. E82-C・9. 1662-1668 (1999)
[Publications] S.Kaeriyama: "Arithmetic-Oriented Multiple-Valued Logic-in-Memory VLSI Based on Current-Mode Logic"Proc. Of 30th IEEE International Symposium on Muitiple-Valued Logic. (発表予定). (2000)
[Publications] T.Hanyu: "DRAM-Cell-Based Multi-Valued Logic0in-Memory VLSI with charge Addition and charge storage"Proc. Of 30th IEEE International Symposium on Muitiple-Valued Logic. (発表予定). (2000)

1999 Fiscal Year Annual Research Report

1トランジスタセル多値連想メモリの試作とその応用

Principal Investigator

羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)

Research Products

[Publications] 堀井崇史: "処理要素間配線数の最小化に着目したロジックインメモリ VLSI システムのハイレベルシンセシス"電子情報通信学会春季全国大会予稿集. A-3-5. 109 (1999)

[Publications] 帰山隼一: "ロジックインメモリ構造に基づく最小距離パターンマッチング VLSI"電気関係学会東北支部連合大会予稿集. 2H14. 271 (1999)

[Publications] S.Kaeriyama: "Design of Multiple-Valued Logic-in-Memory VLSI Based on Linear Summation"The First Korea-Japan Joint Symposium on Multiple-Valued Logic. 1. 211-218 (1999)

[Publications] 堀井崇史: "モジュール間転送時間を考慮したロジックインメモリ VLSI システムのハイレベルシンセシス"第59回情報処理学会全国大会予稿集. 1H2. 13-14 (1999)

[Publications] T.Hanyu: "Muitiple-Valued Content-Addressable Memory Using Metal-Ferroelectric-Semiconductor FETs"Proc. Of 29th IEEE International Symposium on Muitiple-Valued Logic. 29. 30-35 (1999)

[Publications] T.Hanyu: "Multiple-Valued Logic-in-Memory VLSI Architecture Based on Floating-Gate-MOS Pass-Transistor Logic"IEICE Trans. Electronics. E82-C・9. 1662-1668 (1999)

[Publications] S.Kaeriyama: "Arithmetic-Oriented Multiple-Valued Logic-in-Memory VLSI Based on Current-Mode Logic"Proc. Of 30th IEEE International Symposium on Muitiple-Valued Logic. (発表予定). (2000)

[Publications] T.Hanyu: "DRAM-Cell-Based Multi-Valued Logic0in-Memory VLSI with charge Addition and charge storage"Proc. Of 30th IEEE International Symposium on Muitiple-Valued Logic. (発表予定). (2000)

羽生貴弘東北大学, 大学院・情報科学研究科, 助教授 (40192702)