1トランジスタセル多値連想メモリの試作とその応用

2000 Fiscal Year Annual Research Report

• Project/Area Number: 09558027
• Research Institution: Tohoku Univesity
• Principal Investigator: 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• Co-Investigator(Kenkyū-buntansha): 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
• Keywords: 多値連想メモリ / フローティングゲートMOSトランジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理

Research Abstract

本年度は「論理機能と演算機能を一体化させた」ロジックインメモリ構造CAMの基本回路構成を再検討すると共に、新しいCAMチップ用基本回路を試作した。また、多値CAMの試作を通じて、ロジックインメモリ構造の適合する高性能なVLSIプロセッサアーキテクチャについて考察を行った。以下、本年度実施した詳細な研究内容を列挙する:
(1)改良した多値CAM回路の試作:
標準CMOSプロセス(2層ポリシリコン)にて、多値CAM基本回路の構成要素である「フローティングゲートMOSトランジスタ」を試作する実験を前年度まで試みた。しかしながら、デバイス専用のプロセスラインではないため所望のデバイス特性を安定に得ることが困難であった。そこで、多値CAM回路の実現に必要な「多値しきい演算と多値記憶」機能をより安定に実現できる回路構成方式として、MOSトランジスタ2個とキャパシタを組み合わせた「改良形多値CAM基本回路」を設計し、これを国内のVLSIチップ試作サービスにて試作した。
(2)多値CAMを用いた高性能VLSIプロセッサアーキテクチャの考察:
上述したように、標準プロセスでも容易に実現可能な改良形多値CAMセル基本回路の構成を用いて、これに適合する高性能VLSIプロセッサアーキテクチャの構成法について考察した。
(3)多値ロジックインメモリ構造VLSIシステムの検討:
多値CAM回路の設計概念は、記憶と演算機能を一体化させてデータ転送ボトルネックをなくすことである。この概念をさらに押し進め、より一般的な高性能VLSIシステムの実現方法を検討した。
なお以上の研究成果は、電子情報通信学会論文誌等に投稿予定である。

Research Products

• [Publications] T.Hanyu: "Multiple-Valued Logic-in-Memory VLSI and Its Application"International Workshop on Post-Binary ULSI.
• [Publications] 羽生貴弘: "2色2線式電流モード多値非同期VLSIシステムとその応用"電子情報通信学会 技術研究報告. 100・30. 9-15 (2000)
• [Publications] 池司: "セルフチェッキング性を有する2線式電流モード多値集積回路と高性能算術演算VLSIへの応用"電子情報通信学会 技術研究報告. 100・30. 17-24 (2000)
• [Publications] 池司: "2線式電流モード多値論理に基づくセルフチェッキングVLSIシステム"電子情報通信学会論文誌C. J83-C・4. 318-325 (2000)
• [Publications] T.Hanyu: "Low-Power Dual-Rail Multiple-Valued Current-Mode Logic Circuit Using Multiple Input-Signal Levels"Proc.of 30^<th> IEEE International Symposium on Multiple-valued Logic. 30. 382-387 (2000)
• [Publications] T.Hanyu: "DRAM-Cell-Based Multiple-Valued Logic-in-Memory VLSI with Charge Addition and Charge Storage"Proc.of 30^<th> IEEE International Symposium on Multiple-valued Logic. 30. 423-429 (2000)
• [Publications] S.Kaeriyama: "Arithmetic-Oriented Multiple-Valued Logic-in-Memory VLSI Based on Current-Mode Logic"Proc.of 30^<th> IEEE International Symposium on Multiple-valued Logic. 30. 438-443 (2000)
• [Publications] 羽生貴弘: "2色2線式符号化に基づく非同期電流モード多値VLSIシステム"電子情報通信学会論文誌C. J83-C・6. 463-470 (2000)
• [Publications] 木村啓明: "強誘電体デバイスを用いたロジックインメモリVLSIとその応用"電子情報通信学会論文誌C. J83-C・8. 749-756 (2000)
• [Publications] 羽生貴弘: "高並列性と高駆動能力性を有する電流モードロジックインメモリVLSIの構成"多値論理研究ノート. 23・20. 20.1-20.10 (2000)
• [Publications] 望月孝祥: "複数電源電圧を用いた2線式電流モード多値集積回路に基づくパイプライン積和演算器"電気関係学会東北支部連合大会 講演論文集. 2H4. 288 (2000)
• [Publications] 南正樹: "ロジックインメモリ構造モルフォロジー画像処理VLSIプロセッサ"電気関係学会東北支部連合大会 講演論文集. 2H7. 291 (2000)
• [Publications] 池司: "カレントミラーの高速化に基づく2線式多値電流モード集積回路の構成"電子情報通信学会ソサイエティ大会 講演論文集. C-12-20. 100 (2000)
• [Publications] 木村啓明: "局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成"電子情報通信学会 技術研究報告. 100・473. 53-58 (2000)
• [Publications] T.Hanyu: "Integration of Asynchronous and Self-Checking Multiple-Valued Current-Mode Circuits Based on Dual-Rail Differential Logic"Proc.of IEEE 2000 Pacific Rim Int.Symposium on Dependable Computing. 7. 27-33 (2000)
• [Publications] 南正樹: "ロジックインメモリアーキテクチャに基づくモルフォロジー画像処理用多値VLSIプロセッサ"多値論理とその応用研究会 技術研究報告. MVL-01・1. 87-93 (2001)
• [Publications] 望月孝祥: "ダイナミック記憶に基づく2線式電流モード多値集積回路の高性能化とその応用"多値論理とその応用研究会 技術研究報告. MVL-01・1. 42-49 (2001)
• [Publications] 古川剛志: "2線式電圧・電流ハイブリッドモード多値集積回路とそのロジックインメモリVLSIへの応用"多値論理とその応用研究会 技術研究報告. MVL-01・1. 50-57 (2001)
• [Publications] 池司: "ソース結合形論理に基づく多値集積回路の構成"電子情報通信学会春季全国大会 講演論文集. (発表予定). (2001)
• [Publications] 木村啓明: "ダイナミック記憶に基づく多値ロジックインメモリVLSI回路"電子情報通信学会春季全国大会 講演論文集. (発表予定). (2001)
• [Publications] T.Ike: "Dual-Rail Multiple-Valued Current-Mode VLSI with Biasing Current Sources"Proc.of 31^<st> IEEE International Symposium on Multiple-valued Logic. (to be published). (2001)
• [Publications] T.Hanyu: "Multiple-Valued Mask-Programmable Logic Array Using One-Transistor Universal-Literal Circuits"Proc.of 31^<st> IEEE International Symposium on Multiple-valued Logic. (to be published). (2001)
• [Publications] S.Kaeriyama: "Arithmetic-Oriented Logic-in-Memory VLSI Using Floating-Gate MOS Transistors"Multiple-Valued Logic International Journal. (to be published). (2001)