プロセッサ間通信機能をオンチップ化したメッセージフロープロセッサの試作

1997 Fiscal Year Annual Research Report

• Project/Area Number: 09558031
• Research Institution: Kyoto Institute of Technology
• Principal Investigator: 柴山 潔 京都工芸繊維大学, 工芸学部, 教授 (70127091)
• Co-Investigator(Kenkyū-buntansha): 中田 登志之 日本電気(株), C&C研究所, 部長代理(研究職) ; 北村 俊明 富士通(株), グローバルサーバ部, 課長(研究職) ; 平田 博章 京都工芸繊維大学, 工芸学部, 助手 (90273549) ; 新實 治男 京都工芸繊維大学, 工芸学部, 助教授 (40144331)
• Keywords: メッセージフロー / オンチップ / プロセッサ間通信 / コンピュータアーキテクチャ / スレッド / 計算モデル

Research Abstract

1,プロセッサ間通信機能をオンチップ化したメッセージフロープロセッサアーキテクチャの設計:従来の並列/分散処理システムにおける共有メモリアクセスやプロセッサ間通信では独立して操作されていたコントロール(命令)フローやデータフローを「メッセージフローモデル」と呼ぶ新しい計算モデルによって統合した.このメッセージフローモデルをアーキテクチャとして実装する方法として,従来からの研究成果を活かして「メッセージ駆動スレッドアーキテクチャ」を提案した.このアーキテクチャに基づくプロセッサを「メッセージフロープロセッサ」と呼び,このアーキテクチャを設計した.このアーキテクチャは,従来の命令レベル並列処理方式であるス-パスカラやVLIWと比較して,スレッドを並列処理単位とする点で粒度がやや粗く,また粒質についてはメッセージによって複数のスレッドを駆動するという処理方式によって制御とデータとの統合を図っている点が,それぞれ異なる.このように,粒度のみならず粒質をも考慮に入れることによって,ハードウェア機構とOSやコンパイラの基本ソフトウェア機能とのトレードオフの斬新な改良を狙った.
2,メッセージフロープロセッサの方式設計:メッセージフロープロセッサを構成するプロセッサ及びプロセッサ間通信の各機能のハードウェア/ソフトウェア・トレードオフを1,に基づいて総合的に検討した.プロセッサのハードウェア機構としては不必要な複雑な機能を排除し,並列/分散処理システムの中核となるコンピュータシステムのプロセッサとして最小限必要な機能のみを装備した簡潔なプロセッサアーキテクチャの構築を目指した.具体的には,プロセッサチップとして,(1)プロセッサ(処理)と通信を統合的にメッセージ演算あるいはメッセージ通信として操作する方式によってプロセッサと通信機構の統合・簡素化を図る;(2)共有メモリを介したプロセッサ間通信機能として,メモリ階層構成の単純化/単一化を図るために他プロセッサ(メモリ)へのアクセス機能と同期のための相互排除機能を備える;(3)プロセッサ間のメッセージ交換に基づく通信機能として,均質かつ高速なプロセッサ間通信用ポートを備える;(4)プロセッサ機能においては,高速パイプラインを備えた独自のVLIW方式を中心とする;などをプロセッサの方式設計の際に追究した.

Research Products

• [Publications] 野中 恵三: "並列処理による重力多体問題の解法の高速化" 情報処理学会・研究報告. 97-HPC-65. 39-44 (1997)
• [Publications] 天津 克秀: "分散メモリ型並列計算機向き階層化スレッドスケジューリング方式" 電子情報通信学会・論文誌. J80-D-I-7. 615-623 (1997)
• [Publications] 平田 博章: "マルチスレッドプロセッサおよび1チップマルチプロセッサのための命令キャッシュ構成・命令フェッチ方式の性能評価" 電子情報通信学会・論文誌. J81-D-I-5(掲載予定). (1998)
• [Publications] 柴山 潔: "ハードウェア入門" サイエンス社, 153 (1997)