プロセッサ間通信機能をオンチップ化したメッセージフロープロセッサの試作

1998 Fiscal Year Annual Research Report

• Project/Area Number: 09558031
• Research Institution: Kyoto Institute of Technology
• Principal Investigator: 柴山 潔 京都工芸繊維大学, 工芸学部, 教授 (70127091)
• Co-Investigator(Kenkyū-buntansha): 中田 登志之 日本電気(株), C&C研究所, 部長代理(研究職) ; 新實 治男 京都産業大学, 工学部, 教授 (40144331) ; 平田 博章 京都工芸繊維大学, 工芸学部, 助教授 (90273549)
• Keywords: メッセージフロー / オンチップ / プロセッサ間通信 / コンピュータアーキテクチャ / スレッド / 計算モデル

Research Abstract

(1) メッセージフロープロセッサを搭載したボードコンピュータの方式/論理設計:前年度の研究において方式設計したメッセージフロープロセッサを主要部品とするボードコンピュータのハードウェア/ソフトウェア・トレードオフすなわちアーキテクチャを試験的に設計した.それによってメッセージフロープロセッサを中心にメモリ等を組み合わせてボードコンピュータを構成するために必要となる部品としてのプロセッサコア機能を抽出し,前年度の研究成果にフィードバッグした.すなわち,前年度に設計したプロセッサチップのニーズを実際的に掘り起こした.
(2) メッセージフロープロセッサの論理設計:前年度の研究成果として抽出したプロセッサ間通信機能を1チップ上に統合したプロセッサチップの論理設計を行った.このメッセージフロープロセッサの論理設計では,簡潔性と均質性を最重要視した.すなわち,機能を簡潔化・均質化したプロセッサチップを並列/分散処理コンピュータシステム用プロセッサ部品として開発することを目標にした.独創的な単一の設計思想によって構築されたアーキテクチャに従ってプロセッサ機能を簡素化し通信機能と統合化する方式によって,従来の各機能を個別部品として組み合わせてシステムを構成する際に生じていたオーバヘッドを減少させている.各機能を統合してコントロールする方式や機構(制御アーキテクチャ)についても具体的な試作によって実用化への方策を探っている.

Research Products

• [Publications] 平田 博章: "マルチスレッドプロセッサおよび1チップマルチプロセッサのための命令キャッシュ構成・命令フェッチ方式の性能評価" 電子情報通信学会・論文誌. J81-D-I-5. 718-727 (1998)
• [Publications] 布目 淳: "時間的負荷変化量を考慮した超並列計算機向き動的負荷分散方式" 電子情報通信学会・技術研究報告. CPSY98-70. 73-80 (1998)
• [Publications] 勝部 耕太郎: "数値属性間最適結合ルール生成の並列処理方式" Parallel Computing Workshop '98 Japan. P-J. 1-4 (1998)