1997 Fiscal Year Annual Research Report

パルス間隔に情報を埋め込んだパルス伝搬ネットワークの構成的基礎研究

Research Project

Project/Area Number	09650081
Research Category	Grant-in-Aid for Scientific Research (C)
Research Institution	Tokyo Denki University
Principal Investigator	堀尾喜彦東京電機大学, 工学部, 助教授 (60199544)
Co-Investigator(Kenkyū-buntansha)	狩野修男東京電機大学, 工学部, 助手 (30287445)
Keywords	ニューラルネットワーク / 脳のモデル / 時空間情報処理 / アナログ情報処理
Research Abstract	本研究はパルスの間隔や多数のパルスの相対的なタイミングに情報を埋め込んだパルス伝搬ネットワークを,連続時間と連続値の扱いが可能なアナログ集積回路で実現し,そのダイナミクスを数理的,情報理論的に解析する事が目的である.そのため今年度は以下の2点について研究を行った. 1.集積回路化可能なパルス伝搬ニューロンモデルの提案:従来のパルス伝搬ネットワークモデルにおいては情報の媒体が,回路化不可能な,幅を持たないインパルスであった.そこで,パルス幅を有限に拡張することにより,集積回路化を可能とした新たなパルス伝搬ニューラルネットワークモデルを提案した.このモデルのニューロンは,連続値を取る内部状態と出力関数,大きさが内部状態依存性の相対不応性と絶対不応期,出力パルスと相対不応性の発生時間の内部状態依存性,さらには連続値を取るシナプス加重とシナプス遅延を考慮に入れている.提案したモデルを用いた計算機実験により,ニューロンの内部状態の値と,出力パルスの時間間隔がカオス的な複雑な挙動を示すことが明らかとなった.さらに,このニューロン多数から成るネットワークは,入力パルス列の時空間情報処理が可能であることも確かめられた.具体的には,入力されるパルス列の時間構造に従って,動的結合によりセルアセンブリが構成され,それによって同時に多数の処理が動的になされる. 2.提案したニューロモデルの集積回路化:上記モデルを非同期アナログ技術を用いて集積回路化するための基本データを収集するためプロトタイプチップを設計し,これを製造した.ここでは,簡単化したニューロンチップと,連続時間遅延がプログラマブルに実現可能なシナプスチップを設計した.これらのチップは1.2μm CMOS技術を用いて製造した.製造したチップをテストした結果,設計とほぼ一致した良好な結果が得られた.

Research Products
(6 results)

All Other

All Publications (6 results)

[Publications] M.Hanagata and Y.Horio: "A modified asynchronous chaotic neural network model for VLSI implementation" Proc.of Int.Symp.on Circuits and Systems. 1. 657-661 (1997)
[Publications] M.Hanagata and Y.Horio: "An asynchronous pulse neural network model with finite pulse width for VLSI implementation" Proc.of Int.Conf.on Neural Inf.Proc.and Intelligent Inf.Syst.1. 26-29 (1997)
[Publications] M.Hanagata and Y.Horio: "A modified asynchronous pulse neural network model for VLSI implementation" Proc.of Int.Symp.on Nonlinear Theory and Its Applications. 2. 849-852 (1997)
[Publications] K.Yasuda, M.Hanagata, R.Kasahara and Y.Horio: "Analog circuit implementation of asynchronous pulse neural network model" Proc.of Int.Symp.on Nonlinear Theory and Its Applications. 2. 853-856 (1997)
[Publications] Y.Horio, M.Hanagata and H.Yasuda: "An asynchronous pulse neural network model and its analog circuit implementation" Proc.of Int.Symp.on Artificial Life and Robotics. 1. 336-341 (1998)
[Publications] 花形満, 堀尾喜彦, 合原一幸: "VLSI化を目的とした非同期パルスニューラルネットワークモデル" 電子情報通信学会技術報告. 97,530. 29-35 (1998)

1997 Fiscal Year Annual Research Report

パルス間隔に情報を埋め込んだパルス伝搬ネットワークの構成的基礎研究

Principal Investigator

堀尾 喜彦 東京電機大学, 工学部, 助教授 (60199544)

Research Products

[Publications] M.Hanagata and Y.Horio: "A modified asynchronous chaotic neural network model for VLSI implementation" Proc.of Int.Symp.on Circuits and Systems. 1. 657-661 (1997)

[Publications] M.Hanagata and Y.Horio: "An asynchronous pulse neural network model with finite pulse width for VLSI implementation" Proc.of Int.Conf.on Neural Inf.Proc.and Intelligent Inf.Syst.1. 26-29 (1997)

[Publications] M.Hanagata and Y.Horio: "A modified asynchronous pulse neural network model for VLSI implementation" Proc.of Int.Symp.on Nonlinear Theory and Its Applications. 2. 849-852 (1997)

[Publications] K.Yasuda, M.Hanagata, R.Kasahara and Y.Horio: "Analog circuit implementation of asynchronous pulse neural network model" Proc.of Int.Symp.on Nonlinear Theory and Its Applications. 2. 853-856 (1997)

[Publications] Y.Horio, M.Hanagata and H.Yasuda: "An asynchronous pulse neural network model and its analog circuit implementation" Proc.of Int.Symp.on Artificial Life and Robotics. 1. 336-341 (1998)

[Publications] 花形満, 堀尾喜彦, 合原一幸: "VLSI化を目的とした非同期パルスニューラルネットワークモデル" 電子情報通信学会技術報告. 97,530. 29-35 (1998)

堀尾喜彦東京電機大学, 工学部, 助教授 (60199544)