1997 Fiscal Year Annual Research Report
| Project/Area Number |
09650439
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
國枝 博昭 東京工業大学, 工学部, 教授 (50126273)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
徐 京晶 東京工業大学, 工学部, 教務職員 (90282839)
一色 剛 東京工業大学, 工学部, 助手 (10281718)
|
|---|
| Keywords | 並列処理 / アーキテクチャ / VLSI / 信号処理 / 画像処理 |
|---|
| Research Abstract |
超並列信号処理プロセッサを目指し、その基本であるアレープロセッサについてのアーキテクチャについての研究を実施した。得られた結果は、従来のシストリックアレーを拡張した疎結合型アレーにバスで結合された共有メモリを接続したメモリ共有型プロセッサアレー(MSPA)アーキテクチャとして提案し、規則アルゴリズムのMSPAアーキテクチャでの設計手法を確立した。
このMSPA技術は、柔軟に富む設計であり、設定により高速性や並列性の追求やハードウエアコストの最小化など選択することが可能で、従来のシストリックの欠点であった低並列効率、ハードウエア面積の増大、入出力ポートの肥大化、メモリ量の増大などの問題点を尽く解決した。
また、次数を可変できる行列と行列の積プロセッサや汎用の規則アルゴリズムを搭載できるプログラム可能MSPAプロセッサの試作を行った。LSIは東大大規模集積回路教育研究センターを利用して構造した。
現在は、二次元ウィンドウ処理に特化したWindow-MSPAの研究を進めており、MPEG-2動画像圧縮のための動き探索LSIの開発を進めている。
|
Research Products
(5 results)
-
[Publications] J.T.Kim, Y.H.Lee T Isshiki, H.Kunieda: "Sealable VLSI Architectures for Lattice Stractare Based Discrete Wavelet Trasform" IEEE.Traus.on Circuits and Systews II. (1997)
-
[Publications] K.Ito, T.Iwata, H.Kunieda: "An optimal Scheduling Method for Parallel Proceswg Syteus of Array Architectare" Proceeclings of 1997 ASP-DAC. 447-454 (1997)
-
[Publications] P.Li, H.Kunieda: "Programmable Pesign for Mewory Saharing Processor Array" Proceedings of ISCAS′97. (1997)
-
[Publications] D.Li, H.Kunieda: "Wem Array Processor Architeefure for MPEG2 Mofrom Eshialior" Proceedings of 7th IS-ITSA. 632-635 (1997)
-
[Publications] 大上晃弘、一色剛、国枝博昭: "実行時面構成可能なアーキテクチャを用いたMPEGエンコーダの定理" 情報処理学会計算機アーキテクチャ研究会. 126-11. 61-66 (1997)
