1998 Fiscal Year Annual Research Report
| Project/Area Number |
09650498
|
|---|
| Research Institution | KURUME NATIONAL COLLEGE OF TECHNOLOGY |
|---|
Principal Investigator |
中島 勝行 久留米工業高等専門学校, 電気工学科, 助教授 (00124131)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
井上 勝敬 大阪大学, 接合科学研究所・加工システム研究部門, 教授 (90029067)
大淵 豊 久留米工業高等専門学校, 電気工学科, 教授 (60141959)
|
|---|
| Keywords | ハフ変換 / アルゴリスム / 4元連立漸化式 / FPGA / 高速ハフ変換ハードウェア |
|---|
| Research Abstract |
平成9年度の研究でハフ変換を高速に実行するハードウェアについてFPGAエミュレータを用いアルゴリズムの正当性が検証され誤差評価を行うことができた。またX-Y平面1点あたりの変換時間についても概要をつかむことができ論理回路図が確定した。本年度は前年度の成果を受けて、まずFPGAへの書き込み作業を行った。論理回路はハフ変換のρ値を求める4元連立漸化式に対応して、ほぼ同じ構成のものが4個必要で、必要なρ値は1クロック当たり4個ずつ同時に発生する。そこでこれらのρ値の発生を記憶積算するメモリは中規模のSRAMを4個別々に用意した。このことはハードウェア論理回路全体としてのデバッグの時間を短縮すると共にホストコンピューターとしてトランスピュータ等の並列分散型計算機を利用するのに有効であった。FPGAはフューズ溶断形の物であり1度書き込むと再書き込みが不可能なので実回路のデバッグのため十分余裕をみて用意しておいたが、前年度のきめ細かな予備実験により、実際には論理回路は極めて予測通りに動作した。予備のFPGAは製造段階で生じる個体間の速度上のばらつきの検討に使用した。当初の目的であるX-Y平面1点あたりの変換時間は漸化式によるρ値の発生時間よりもρ値の発生を記憶積算するメモリのサイクルタイムに依存することが明らかになった。結果的にρ値の発生時間はFPGAを選別しρ値1個につき、最高80[ns]以下、θ-ρ平面メモリでの累積加算時間100[ns]を得、システムとしては後者が制限要因となり100[ns]/ρ値1個の処理速度を得た。。
|
Research Products
(1 results)
