1997 Fiscal Year Annual Research Report
| Project/Area Number |
09680335
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Osaka University |
|---|
Principal Investigator |
石浦 菜岐佐 大阪大学, 工学部, 助教授 (60193265)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山内 仁 岡山県立大学, 情報工学部, 助手 (10275373)
|
|---|
| Keywords | 高位合成 / 制御合成 / 論理関数 / 組込みシステム |
|---|
| Research Abstract |
本研究では,C言語などのブログラムからデータパスと制御系自動合成する高位合成システムの開発を目的に,その基礎的な技術の研究を行なった.本年度は,試作システムの開発,アルゴリズムや方式の検討,評価実験を行ない,下記の成果を得た.
1.高位合成システムのプロトタイプの作成
単純なアルゴリズムを用いて高位合成システムのプロトタイプを開発した合成した回路はVHDLの形で出力され,研究室現有の論理合成,自動配置配線ツールでレイアウトに変換できる.実際に,楕円フィルタ,エッジ検出フィルタ,MPEG音声サブバンド合成部に対して適用を行ない,合成時間,回路品質の評価を行なった.合成アルゴリズムが単純であるため処理時間は短いが,回路の転送経路が大きくなる,有限状態機械制御にすると制御回路が大きくなるなどの問題点が見つかった.
2.制御方式の検討
制御回路が大きくなる間題を解決する方法として,2つの方法を検討した.一つは順序機械を分解する方法,もう一つは,VLIW型のプロセッサとしてデータパスを制御する方法である.
3.合成アルゴリズム・論理関数の表現法に関する研究
データパス合成における,スケジューリング,アロケーションのアルゴリズムについて検討を行なった.転送経路のハードウェアが大きくなるという問題を解決する一手法として,演算資源と転送経路を設計者が与えて,制御を合成する方法についても研究を行なった.
|
-
[Publications] M.Yamaguchi: "Architecture Evaluation Based on the Datapath Structure and Parallel Constraint" IEICE Trans.Fundamentals. E80-A,10. 1853-1860 (1997)
-
[Publications] N.Ishiura: "Instruction Code Compression for Application Specific VLIW Processors Based on Automatic Field Partitioning" Proc.Workshop on Synthesis and System Integration of Mixed. 105-109 (1997)
-
[Publications] M.Yamaguchi: "Binding and Scheduling Algorithms for Highly Retargetable Compilation" Proc.Asia and South Pacific Design Automation Conference. 93-98 (1997)
