1997 Fiscal Year Annual Research Report

非線形干渉キャンセラによるパケット移動通信用マルチユーザ受信機の実験的検討

Research Project

Project/Area Number	09750412
Research Institution	Kyoto University
Principal Investigator	村田英一京都大学, 大学院・工学研究科, 助手 (60252475)
Keywords	移動体通信 / フェージング / 同一チャネル干渉 / 干渉キャンセラ / 試作 / PLD / 室内実験
Research Abstract	本研究では,トレリス符号化同一チャネル干渉波キャンセラ(TCC)のハードウェア化に関する検討を行った.TCCは,従来直交化不可能と考えられてきた同一周波数の無拡散信号に,ほぼ完全な直交性を時間領域において付与するものであり,今後,ランダムアクセス方式におけるパケット衝突対策などさまざまなシステムへの適用が期待できる. 本研究では,このTCCのハードウェアによる実現を目指し,試作を含めた検討を行った.まず,もっとも簡単な構成である4状態TCCを取り上げ,各演算回路を時分割利用することにより回路規模を1/4程度にまで縮小することが可能であることを示した.さらにこの4状態TCCをAltera社のPLD EPF10K130V1個を用いて試作し,その動作を確認した.今年4月には室内実験系によりBER特性の取得が行われる予定である.次にViterbiアルゴリズムの状態数を16状態に拡大したものについて検討を行った.ここでは,許容回路規模において設計パラメータを最適化すると共に演算の簡略化法についての検討を行った.この手法は回路規模削減効果が大きく,さらに状態数が増えたときにはより有効となる.この16状態TCCについても試作を行っており,現在,基板を製作中である. これらは,初めてのPLDによるTCCの試作として大きな意義を持つものの,将来研究を行ってきたTCCとは仕様の面で大きな隔りがある.TCCのハードウェア化の困難さは,その状態数の多さに伴う演算処理量の多さであった.したがって,これを解決するためには状態数を削減することが効果的である.この状態数削減アルゴリズムとして,これまでMアルゴリズムが研究されてきたが,Mアルゴリズムはsorting処理に伴う回路規模,処理遅延が大きく実際のハードウェア化の際には問題となる.今回,従来とは異なる状態数削減アルゴリズムLOVAを取り上げ,比較を行った.その結果,Mアルゴリズムと同程度の状態数削減を行った場合,LOVAでは回路規模,処理遅延を大幅に減らせることを確認した.また,上記の256状態TCCに適用した場合,状態数16,生き残りパス数4とすれば,特性の劣化はほとんどないことが確認できた.このとき,回路規模は1/4となる.

Research Products

(6 results)

All Other

All Publications (6 results)

[Publications] H.Murata: "Trellis-coded co-channel interference canceller for microcellular radio" IEEE Trans.Commun.COM-45. 1088-1094 (1997)
[Publications] H.Murata: "Joint frequency offset and delay profile estimation technique for maximum-likelihood sequence estimation" Proc. of 1st IEEE International Conference on Information,Communications & Signal Processing (ICICS'97). 1327-1330 (1997)
[Publications] H.Murata: "Co-channel interference canceller for interleaved coded modulation in the presence of intersymbol interference" to appear in Proc. of 48th IEEE Vehicular Technology Conference. (1998)
[Publications] Y.Li: "Theoretical analysis of BER performance bounds of trellis-coded co-channel interference canceller" to be published in IEICE Trans. Commun.(1998)
[Publications] H.Murata: "Trellis-coded co-channel interference canceller with interleaving" to be published in IEICE Trans. Commun.(1998)
[Publications] 北川恵一: "FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作" 電子情報通信学会技術研究報告. RCS97-83. 15-20 (1997)

1997 Fiscal Year Annual Research Report

非線形干渉キャンセラによるパケット移動通信用マルチユーザ受信機の実験的検討

Principal Investigator

村田 英一 京都大学, 大学院・工学研究科, 助手 (60252475)

Research Products

[Publications] H.Murata: "Trellis-coded co-channel interference canceller for microcellular radio" IEEE Trans.Commun.COM-45. 1088-1094 (1997)

[Publications] H.Murata: "Joint frequency offset and delay profile estimation technique for maximum-likelihood sequence estimation" Proc. of 1st IEEE International Conference on Information,Communications & Signal Processing (ICICS'97). 1327-1330 (1997)

[Publications] H.Murata: "Co-channel interference canceller for interleaved coded modulation in the presence of intersymbol interference" to appear in Proc. of 48th IEEE Vehicular Technology Conference. (1998)

[Publications] Y.Li: "Theoretical analysis of BER performance bounds of trellis-coded co-channel interference canceller" to be published in IEICE Trans. Commun.(1998)

[Publications] H.Murata: "Trellis-coded co-channel interference canceller with interleaving" to be published in IEICE Trans. Commun.(1998)

[Publications] 北川 恵一: "FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作" 電子情報通信学会技術研究報告. RCS97-83. 15-20 (1997)

村田英一京都大学, 大学院・工学研究科, 助手 (60252475)

[Publications] 北川恵一: "FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作" 電子情報通信学会技術研究報告. RCS97-83. 15-20 (1997)