1997 Fiscal Year Annual Research Report
| Project/Area Number |
09750454
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
重弘 裕二 大阪大学, 情報処理教育センター, 助手 (40243175)
|
|---|
| Keywords | VLSI / スタンダードセル / レイアウト / 再利用 / 最小コストフロー / 多項式時間アルゴリズム |
|---|
| Research Abstract |
本研究の目的は,VLSIのマスクレイアウトの再利用手法を確立することである.そのために,これまでに研究してきた,最小コストフローアルゴリズムに基づくレイアウト再生成手法に関し,さらなる検討,実験を行い,手法の評価を行った.また,デジタルVLSIのスタンダードセル以外に対しても適用できるような手法を確立するため,現手法の改良・拡張,ならびに,新しい手法の可能性について検討している.
1.最小コストフローアルゴリズムの研究
一般に,最小コストフロー問題に対しては主単体法が有効であるとされている.しかし,レイアウト再生成問題を最小コストフロー問題に帰着させて解く本手法においては,その問題の特徴を考慮し,ある種の主双対法の方がより有効であると推測した.そこで,細部にわたって改良・最適化した主双対法のプログラムを開発し,計算機実験・評価を行い,本手法には主双対法が最も適していることを示した.
主双対法は,理論的には非多項式時間アルゴリズムであるが,現実のレイアウト再生成問題に対して計算機実験を行った結果,実用上は多項式時間とみなせる程効率が良いことがわかった.近年理論的な進展が著しい多項式時間アルゴリズムについても,高速化手法を検討し,計算機実験・評価を行ったが,主双対法よりもさらに効率の良いアルゴリズムを開発することは困難であると思われる.
2.レイアウト再利用手法の研究
アナログ回路を対象としたレイアウト再利用システムについて検討を行っているが,アナログ回路では,回路パラメータに応じた素子の変形度合が大きいため,既存の言語記述に基づくレイアウト再利用システムで対応するのは難しいと思われる.今後は,柔軟なレイアウト変換を行うため,より一般的な配置改善手法についても検討を進める予定である.
|
Research Products
(2 results)
-
[Publications] I.Arungsrisangchai: "A Fast Minimum Cost Flow Algorithm for VLSI Layout Compactin" Proceedings of 1997 IEEE International Symposium on Circuits and Systems. Vol.III. 1672-1675 (1997)
-
[Publications] I.Arungsrisangchai: "A Fast Minimum Cost Flow Algorithm for Regenerating Optimal Layout of Functional Cells" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E80-A・12. 2589-2599 (1997)
