• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

1997 Fiscal Year Annual Research Report

実時間ハードウエア書き換えによる汎用非ノイマン型・知的リアルタイムシステムの実現

Research Project

Project/Area Number 09750512
Research InstitutionKyushu Institute of Technology

Principal Investigator

神酒 勤  九州工業大学, 情報工学部, 助手 (20231607)

Keywords非ノイマン型処理 / 知的システム / 実時間ハードウエア / ファジィシステム / ニューラルネットワーク / ハードウエア書き換え / FPGA
Research Abstract

ファジィシステム、ニューラルネットワークおよびそれらの融合技術は、知的情報処理システムとしてその有用性が実応用を中心に確かめられている.しかし、これらは、並列アーキテクチャーであり、ノイマン型ディジタルコンピュータでは効率的な実行ができない.また、専用のチップやアクセラレータが開発されているが、搭載された機能や実現できる回路規模が限定されるため汎用性に問題があった.
そこで、本研究では、FPGA(Field Programmable Gate Array)を用いた書き換え可能な演算回路を準備し、それを応用対象に応じた非ノイマン型のコプロセッサとして利用することを提案した.
本年度は、標準的な書き換えスピードのFPGAチップを用いてISAバス拡張ボードを試作し、動作評価を行った.
平成9年度に得られた成果は下記のとおりである.
1.ファジィシステムの機能ブロックを設計し、ボード上で良好な動作を確認した.
2.ニューラルネットワーク用の演算ユニットを設計し、その動作を評価ボードで確かめた.
3.本方式の欠点であるFPGAのデータ転送速度のバス転送速度依存性をボード上にテンポラリなメモリを配置することで改善できた.現時点で従来の2倍強まで実現できている.
ニューラルネットワークの実質的なネットワーク規模を決定するため、構造化学習を取り入れた.シミュレーションでは10〜30%の規模削減ができている.削減率は対象に依存する.
平成9年度の成果は、研究会で発表すべく準備中である.平成10年度は、CPUから直接アクセス可能なFPGAと標準的なFPGAを混在させ、ハードウエアの利用効率を上げるとともに、グラフィカルなユーザーインターフェースを作成していく.また、本年度の成果をもとに、完成度の高いボードに仕上げ、実時間応用性に関して評価を行う予定である.

URL: 

Published: 1999-03-15   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi