1997 Fiscal Year Annual Research Report
ベクトル処理可能な命令レベル並列アーキテクチャのハードウエアに関する研究
| Project/Area Number |
09780229
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
片平 昌幸 東北大学, 大学院・情報科学研究科, 助手 (90250860)
|
|---|
| Keywords | 命令レベル並列性 / 計算機アーキテクチャ / ベクトル処理 / VLIWアーキテクチャ / ス-パスカラアーキテクチャ / ス-パコンピュータ / 並列化コンパイラ |
|---|
| Research Abstract |
超高速数値計算を実行するために、スーパーコンピュータが開発された。一方、ユーザー一人一人に対して大規模汎用計算機の性能を提供するために、ワークステーションが開発された。これらの計算機は現在の最先端の半導体技術をもって最大の性能をねらって構築され、最適なソフトウエアの下に稼働している。しかし、半導体デバイスの高速化には限界があり、このままの性能向上がこれから先も引き続き維持できるという保証はないため、計算機の処理方式に着目し、並列処理を導入することによって性能向上を図ることが必要となる。これまでに、処理方式の基本となる制御装置の命令パイプラインを見直し、新たに命令パイプラインを複数用意して、それらの実行部のステージを演算プロセッサとしてまとめ、レジスタを介在した小さなグレイン(粒度)のMIMD型マルチプロセッサシステムを考案した。また、数値演算能力を向上させるため、パイプライン化された演算部をスーパーコンピュータにおけるベクトル処理用にも使用できるようにすることも考案した。本研究の目的は、複数の命令パイプラインを持つ計算機アーキテクチャにより、数値計算と非数値計算双方とも高性能を発揮できるようなワークステーションレベルの汎用計算機の実現をめざすことである。具体的には、本アーキテクチャの実現の際に問題になるであろう点について、主にハードウエア(命令パイプラインおよび演算部の構成、レジスタファイル、キャッシュメモリ等)について検討を行う。
本年度では、本アーキテクチャのハードウエアの中でも、特にレジスタファイル及び演算部の構成について、VHDLおよびCADシステムを使用した具体的な回路構成に基づく考察を行い、実際のLSI化に向けての課題を明らかにすることができた。また、本アーキテクチャのための自動並列化及びベクトル化コンパイラシステムについても引き続き開発を行っている。
|
