動作周波数10GHzを実現する極限超高速超高集積金属基板SOI集積回路

1998 Fiscal Year Annual Research Report

• Project/Area Number: 10305022
• Research Institution: Tohoku University
• Principal Investigator: 大見 忠弘 東北大学, 未来科学技術共同研究センター, 教授 (20016463)
• Co-Investigator(Kenkyū-buntansha): 伊野 和英 東北大学, 大学院・工学研究科(日本学術振興会), 特別研究員 ; 平山 昌樹 東北大学, 大学院・工学研究科, 助手 (70250701)
• Keywords: 金属基板SOI / シリサイド反応 / 陽極化成 / 多孔質シリコン / エピタキシャル

Research Abstract

821815
本研究は、従来1GHzが上限と考えられていた半導体集積回路の動作周波数を10GHzまで向上させる事を目的としている。
平成10年度は当初の計画通り、従来不可能と考えられていた動作周波数10GHzで動作する金属基板SOI MOS集積回路の具現化を目的に、金属シリサイド反応を用いた貼り合わせ技術を用いて、金属基板SOIウェハ開発を行った。具体的には、まず(100)p+-Si表面を十分にガス成分を脱気したHF/IPA/H20溶液による陽極化成法により、穴径8nm、ピツチ20nm、深さ20μm程度の直線的な穴を有する多孔質シリコンを形成した。次に、多孔質シリコン表面を一原子層だけ酸化し、続けて希フッ酸により表面の酸化膜だけを除去した後、1100〜1150℃の高温水素処理により表面の穴をつぶして平坦表面を実現した。その上に、Siを所定の厚さエピタキシャル成長させた後、当研究室が開発した白金(pt)触媒を用いた超高純度水分発生器によるH2O蒸気で50nm程度熱酸化した。更に、50〜250nm程度S13N4あるいはAINをプラズマCVDにより堆積した。この基板上に更にRu(lμm程度)/Ni(10nm程度)を大気に曝すことなく連続して堆積してこれをデバイスウェハとし、もう一方のn+Siウエハを支持ウェハとして両者をシリサイド反応で張り合わせた。ウェハ張り合わせ後は、上下ウェハを逆方向の回転を与え多孔質シリコン部分から両ウェハを切断した。機械的切断で残存した多孔質シリコン部分は選択エッチングで除去し、平坦化研磨を施して、金属基板SOIウェハを仕上げた。
以上の研究成果をもとに、現在、金属基板SOI MOS集積回路の具現化を目指して、更に研究を推し進めている。

Research Products

• [Publications] 大見 忠弘: "極薄シリコン酸化膜研究の課題" シリコンテクノロジー No.2 ラジカル酸化の最近の展開特集号. 2-11 (1998)
• [Publications] Tadahiro Ohmi: "A New Concept Cluster Tool with a Radial Line Slot Antenna(RLSA) Plasma Source" Extended Abstract of International Symposium on Advanced ULSI Technology-Challenges and Breakthoughs. 19-23 (1998)
• [Publications] M.Takeya: "Plasma condition for as-grown low temperature poly-si formation on SiO2 substrate by sputtering and plasma enhanced chemical vapor deposition processes" Journal of Vacuum Science & Technology. Vol.A16 No.3. 1917-1920 (1998)
• [Publications] K.Ino: "Highly-reliable,Low-Resistivity bcc-Ta Gate MOS Technology Using Low-Damege Xe-Plasma Sputtering and Si-Encapsulated Silicidation Process" Digest of Technical Papers,1998 Symposium on VLSI Technology. 186-187 (1998)
• [Publications] Ning Mei Yu: "A Real-Time Center-of-Mass Tracker Circuit Implemented by Neuron MOS Technology" IEEE Transaction on Circuits and Systems-II; Analog and Digital Signal Processing. Vol.45,No.4. 495-503 (1998)
• [Publications] Koji Kotani: "Clock-Controlled Neuron-MOS Logic Gates" IEEE Transaction on Circuits and Systems-II; Analog and Digital Signal Processing. Vol.45,No.4. 518-522 (1998)