Si-Ge-Cのエピタキシャル成長とバンド不連続制御

1999 Fiscal Year Annual Research Report

• Project/Area Number: 10450114
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 小長井 誠 東京工業大学, 工学部, 教授 (40111653)
• Co-Investigator(Kenkyū-buntansha): 山田 明 東京工業大学, 工学部, 助教授 (40220363)
• Keywords: SiGeC混晶 / ホットワイヤーセル法 / 低温エピタキシャル成長 / 第一原理計算

Research Abstract

現在、微細化および高集積化によるSi系半導体デバイスの高性能化は極限まで達しようとしており、新機能性を有するSiデバイスの開発が強く求められている。しかしながら、Siは元素半導体であるため、バンドエンジニアリングおよび量子化機能デバイスの開発を行うことは困難である。そこで本研究では、Siに替わる新しい材料系としてSiGeCに注目し、その結晶成長技術を開発することを目的として研究を行った。
まず、第一原理計算によりSiGeC混晶の最安定状態の格子定数と構造について検討した。ベガード則から得たSiと格子整合する組成比Si_<0.72>Ge_<0.25>C_<0.03>の混晶について格子定数を理論的に算出した結果、この組成範囲内でベガード則が成り立つことを明らかにした。さらに、構造の安定性を決める全エネルギーを求めたところ、C原子と結合するGe原子の増加に伴い、全エネルギーが増加し、SiGeCは不安定になることがわかった。そこで、各結合について生成エネルギーを算出したところ、Cが低濃度のSiGeCの場合は、C添加によって歪緩和よりも結合の生成エネルギーが大きく影響するため、C原子はすべてSiと結合する時が最も安定な構造になることが示唆された。
次に、低温成長技術として新たにホットワイヤーセル法を提案し、SiGeC混晶作製の準備段階としてSiの低温エピタキシャル成長を試みた。基板温度200℃という低温において製膜を行った結果、圧力が5×10^<-4>Torrと低いときには膜の結晶構造はアモルファスとなったが、圧力0.015Torrの条件において膜厚400nm以上のエピタキシャル薄膜を得ることに成功した。このように本ホットワイヤーセル法が、IV族混晶半導体の低温エピタキシャル成長技術として応用可能であることが示された。

Research Products

• [Publications] Akira Yamada: "Structural analysis of SiGe and SiGeC alloys by ab initio total-energy calculations"Japanese Journal of Applied Physics. 38[4B]. 2566-2568 (1999)
• [Publications] Tatsuro Watahiki: "New approach to low temperature Si epitaxy by using hot wire cell method"Journal of Crystal Growth. (2000)
• [Publications] Katsuya Abe: "Comparison of gas-phase reactions in low-temperature growth of Si thin films by photochemical vapor deposition and the hot wire cell method"Journal of Non-Crystalline Solids. (2000)