• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

1999 Fiscal Year Annual Research Report

ダイヤモンド・ヘテロエピタキシャル層による高耐圧、高周波電界効果トランジスタ

Research Project

Project/Area Number 10450127
Research InstitutionWaseda University

Principal Investigator

川原田 洋  早稲田大学, 理工学部, 教授 (90161380)

Co-Investigator(Kenkyū-buntansha) 長澤 弘幸  HOYA, R&Dセンター, グループリーダー
Keywordsダイヤモンド / ヘテロエピタキシャル / 表面チャネル / FET / ゲート長 / サブミクロン / ナノスケール / 遮断周波数
Research Abstract

本研究では、研究代表者らが開発したダイヤモンド表面チャネル型FETの特性向上を行い、高耐圧、高周波でのデバイス動作を検討することを目的とする。本年度においては、現段階において作製が容易かつ結晶性が高いホモエピタキシャルダイヤモンドを基板にもちいて、FETの作製プロセスおよび動作を検討した。この成果を基に、ダイヤモンドヘテロエピタキシャル成長層上でのデバイス作製プロセスおよび動作を検討する。本年度においては、特にデバイス作製プロセスの高精度化および特性の向上に著しい成果が得られた。具体的には、
1. ゲート長1μm以下のMESFETおよびCaF_2をゲート絶縁膜にもちいたMISFETのセルフアラインプロセスの開発、高精度化によりゲート長0.1μm以下のFETを作製することが可能となった。これによりゲート長70nmのナノスケールFETを作製することに成功した。
2. デバイス特性を向上させ、相互コンダクタンスにおいて100mS/mmを目標にデバイス作製プロセス開発を行った結果、ゲート長1μmで既に100mS/mmを超える特性が得られた。
3. ゲート長のディープサブミクロン領域で発生する短チャネル効果を抑えるため、デバイスシミュレーションをもちいてデバイス構造およびプロセスを検討した。その結果、窒素ドープダイヤモンド層の上に堆積したアンドープ層の膜厚をコントロールすることにより、短チャネル効果を抑えることができることがわかった。
4. 遮断周波数が10GHz以上の高周波特性を有するFETを作製するため、デバイスシミュレーションをもちいてダイヤモンド表面チャネル型FETの高周波特性を評価した。その結果、ゲート長0.1μmで遮断周波数が60GHzに達することがわかった。

  • Research Products

    (6 results)

All Other

All Publications (6 results)

  • [Publications] 梅沢 仁: "High-Performance Diamond Metal-Semiconductor Field-Effect Transistor with 1 μm Gate Length"Japanese Journal of Applied Physics. 38巻・11A号. L1222-L1224 (1999)

  • [Publications] 北谷 謙一: "MOSFETs on polished Surfaces of Polycrystalline Diamond"Diamond and Related Materials. 8巻. 1831-1833 (1999)

  • [Publications] 津川 和夫: "High-Performance Diamond Surface-Channel Field-Effect Transistors and Their Operation Mechanism"Diamond and Related Materials. 8巻. 927-933 (1999)

  • [Publications] 外園 明: "Surface p-Channel Metal-Oxide-Semiconductor Field Effect Transistors Fabricated on Hydrogen-Terminated (001) Surfaces of Diamond"Solid State Electronics. 43巻. 1465-1471 (1999)

  • [Publications] 津川 和夫: "Device Simulation of Diamond S Fabrication of 1 μm Gate Diamond FET Using Self-Aligned Gate Process urface-Channel MESFETs"New Diamond and Frontier Carbon Technology. 9巻・2号. 154-155 (1999)

  • [Publications] 梅沢 仁: "Fabrication of 1 μm Gate Diamond FET Using Self-Aligned Gate Process"New Diamond and Frontier Carbon Technology. 9巻・2号. 151-153 (1999)

URL: 

Published: 2001-10-23   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi